-
公开(公告)号：CN110021526B
公开(公告)日：2024-09-06
申请号：CN201811416581.1
申请日：2018-11-26
Applicant: 三星电子株式会社
IPC: H01L21/311 , H01L21/336
Abstract: 本发明提供一种刻蚀方法和一种制造半导体器件的方法。所述刻蚀方法包括：将第一处理气体的等离子体提供到刻蚀对象，以在所述刻蚀对象上形成沉积层，所述第一处理气体包括碳氟化合物气体和惰性气体，并且所述刻蚀对象包括包含氧化硅的第一区和包含氮化硅的第二区；将惰性气体的等离子体提供到在所述刻蚀对象上具有所述沉积层的所述刻蚀对象，以活化所述氧化硅的刻蚀反应，其中，将负直流电压施加到与所述刻蚀对象分隔开以面对所述刻蚀对象的刻蚀表面的相对部，所述相对部包括硅；以及随后，提供第二处理气体的等离子体，以去除刻蚀反应产物，所述第二处理气体包括惰性气体和含氧气体。
-
公开(公告)号：CN110752212B
公开(公告)日：2024-10-01
申请号：CN201910374990.8
申请日：2019-05-07
Applicant: 三星电子株式会社
IPC: H01L27/088 , H10B10/00
Abstract: 半导体器件包括：栅极，在衬底上沿第一方向延伸，所述栅极中的每个栅极包括栅极绝缘层、栅电极和第一间隔物；第一接触插塞，在所述栅极中的相邻栅极之间与衬底接触，第一接触插塞与所述栅极中的相应栅极的侧壁间隔开；第二接触插塞，与相应栅电极的上表面相接触，第二接触插塞在所述第一接触插塞之间；以及绝缘间隔物，在第二接触插塞和相邻的第一接触插塞之间的间隙中，绝缘间隔物接触第二接触插塞和相邻的第一接触插塞的侧壁，并且第二接触插塞和相邻的第一接触插塞的上表面基本上彼此共面。
-
公开(公告)号：CN110310986B
公开(公告)日：2023-08-29
申请号：CN201910231444.9
申请日：2019-03-26
Applicant: 三星电子株式会社
IPC: H01L29/417 , H01L29/423 , H01L27/088
Abstract: 一种集成电路器件可以包括：衬底，包括沿第一方向延伸的鳍型有源区；栅极结构，交叉鳍型有源区并沿交叉第一方向的第二方向延伸；源极/漏极区，在栅极结构的彼此相反侧处的鳍型有源区上；第一接触结构，电连接到源极/漏极区中的一个；成对的第一接触块结构，分别在第一接触结构的在第二方向上的彼此相反的第一侧壁上。
-
公开(公告)号：CN110299321A
公开(公告)日：2019-10-01
申请号：CN201910071670.5
申请日：2019-01-25
Applicant: 三星电子株式会社
IPC: H01L21/768 , H01L21/336 , H01L29/78
Abstract: 提供了一种具有改进的产品可靠性的半导体器件及其制造方法。所述半导体器件包括：衬底；位于所述衬底上的栅电极；位于所述栅电极的侧壁上的第一间隔物；位于所述第一间隔物的侧壁上的导电接触，所述导电接触突出超过所述栅电极的顶表面；由所述栅电极的顶表面、所述第一间隔物的顶表面和所述导电接触的侧壁限定的沟槽；沿着所述沟槽的至少部分侧壁和所述沟槽的底表面延伸的蚀刻停止层；以及位于所述蚀刻停止层上并且填充所述沟槽的覆盖图案，其中，所述覆盖图案包括氧化硅或介电常数低于氧化硅的介电常数的低k材料。
-
Patent Agency Ranking
公开(公告)号：CN110299321B
公开(公告)日：2025-02-25
申请号：CN201910071670.5
申请日：2019-01-25
Applicant: 三星电子株式会社
IPC: H01L21/768 , H10D30/01 , H10D30/60
Abstract: 提供了一种具有改进的产品可靠性的半导体器件及其制造方法。所述半导体器件包括：衬底；位于所述衬底上的栅电极；位于所述栅电极的侧壁上的第一间隔物；位于所述第一间隔物的侧壁上的导电接触，所述导电接触突出超过所述栅电极的顶表面；由所述栅电极的顶表面、所述第一间隔物的顶表面和所述导电接触的侧壁限定的沟槽；沿着所述沟槽的至少部分侧壁和所述沟槽的底表面延伸的蚀刻停止层；以及位于所述蚀刻停止层上并且填充所述沟槽的覆盖图案，其中，所述覆盖图案包括氧化硅或介电常数低于氧化硅的介电常数的低k材料。
-
公开(公告)号：CN116469922A
公开(公告)日：2023-07-21
申请号：CN202310091806.5
申请日：2023-01-18
Applicant: 三星电子株式会社
IPC: H01L29/423 , H01L29/417 , H01L27/088 , H01L23/538
Abstract: 可以提供半导体器件，其包括：有源图案，在基板上并在第一方向上延伸；在有源图案上的栅极结构，包括在不同于第一方向的第二方向上延伸的栅电极；在栅极结构的至少一侧的源极/漏极图案；以及在源极/漏极图案上并且连接到源极/漏极图案的源极/漏极接触，其中相对于有源图案的上表面，栅电极的上表面的高度与源极/漏极接触的上表面的高度相同，并且源极/漏极接触包括下源极/漏极接触和在下源极/漏极接触上的上源极/漏极接触。
-
公开(公告)号：CN110021526A
公开(公告)日：2019-07-16
申请号：CN201811416581.1
申请日：2018-11-26
Applicant: 三星电子株式会社
IPC: H01L21/311 , H01L21/336
Abstract: 本发明提供一种刻蚀方法和一种制造半导体器件的方法。所述刻蚀方法包括：将第一处理气体的等离子体提供到刻蚀对象，以在所述刻蚀对象上形成沉积层，所述第一处理气体包括碳氟化合物气体和惰性气体，并且所述刻蚀对象包括包含氧化硅的第一区和包含氮化硅的第二区；将惰性气体的等离子体提供到在所述刻蚀对象上具有所述沉积层的所述刻蚀对象，以活化所述氧化硅的刻蚀反应，其中，将负直流电压施加到与所述刻蚀对象分隔开以面对所述刻蚀对象的刻蚀表面的相对部，所述相对部包括硅；以及随后，提供第二处理气体的等离子体，以去除刻蚀反应产物，所述第二处理气体包括惰性气体和含氧气体。
-
公开(公告)号：CN110752212A
公开(公告)日：2020-02-04
申请号：CN201910374990.8
申请日：2019-05-07
Applicant: 三星电子株式会社
IPC: H01L27/088 , H01L27/11
Abstract: 半导体器件包括：栅极，在衬底上沿第一方向延伸，所述栅极中的每个栅极包括栅极绝缘层、栅电极和第一间隔物；第一接触插塞，在所述栅极中的相邻栅极之间与衬底接触，第一接触插塞与所述栅极中的相应栅极的侧壁间隔开；第二接触插塞，与相应栅电极的上表面相接触，第二接触插塞在所述第一接触插塞之间；以及绝缘间隔物，在第二接触插塞和相邻的第一接触插塞之间的间隙中，绝缘间隔物接触第二接触插塞和相邻的第一接触插塞的侧壁，并且第二接触插塞和相邻的第一接触插塞的上表面基本上彼此共面。
-
公开(公告)号：CN110310986A
公开(公告)日：2019-10-08
申请号：CN201910231444.9
申请日：2019-03-26
Applicant: 三星电子株式会社
IPC: H01L29/417 , H01L29/423 , H01L27/088
Abstract: 一种集成电路器件可以包括：衬底，包括沿第一方向延伸的鳍型有源区；栅极结构，交叉鳍型有源区并沿交叉第一方向的第二方向延伸；源极/漏极区，在栅极结构的彼此相反侧处的鳍型有源区上；第一接触结构，电连接到源极/漏极区中的一个；成对的第一接触块结构，分别在第一接触结构的在第二方向上的彼此相反的第一侧壁上。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.027 seconds)
