公开(公告)号：CN114388500A

公开(公告)日：2022-04-22

申请号：CN202110972491.6

申请日：2021-08-24

Applicant: 三星电子株式会社

Inventor： 李元赫 ,  朴钟撤 ,  朴商德 ,  申洪湜 ,  李道行

IPC: H01L27/088 ,  H01L23/48 ,  H01L23/528

Abstract: 公开了一种半导体装置。所述半导体装置包括：第一源极/漏极图案和第二源极/漏极图案，在有源图案上且彼此分隔开；第一源极/漏极接触件，在第一源极/漏极图案上且包括第一源极/漏极阻挡膜和在第一源极/漏极阻挡膜上的第一源极/漏极填充膜；第二源极/漏极接触件，在第二源极/漏极图案上；以及栅极结构，在第一源极/漏极接触件与第二源极/漏极接触件之间在有源图案上且包括栅电极，其中，第一源极/漏极接触件的顶表面比栅极结构的顶表面低，并且从有源图案的顶表面到第一源极/漏极阻挡膜的顶表面的高度比从有源图案的顶表面到第一源极/漏极填充膜的顶表面的高度小。

公开(公告)号：CN108364937A

公开(公告)日：2018-08-03

申请号：CN201810077733.3

申请日：2018-01-26

Applicant: 三星电子株式会社

Inventor： 申洪湜 ,  金度亨 ,  李斗荣 ,  罗炫旭 ,  李书范 ,  李元赫

IPC: H01L23/64 ,  H01L21/768

Abstract: 本发明提供了包括满足电阻器件的期望目标电阻值的电阻结构且具有增强的特性的半导体器件。一种半导体器件包括：下层间绝缘层，设置在包括电阻区域的基板上；电阻结构，包括顺序地堆叠在电阻区域的下层间绝缘层上的电阻层和蚀刻停止图案；上层间绝缘层，配置为覆盖电阻结构并设置在下层间绝缘层上；电阻接触结构，配置为穿过上层间绝缘层和蚀刻停止图案并接触电阻层；以及电阻接触间隔物，设置在上层间绝缘层和蚀刻停止图案与电阻接触结构之间。

公开(公告)号：CN112420696B

公开(公告)日：2025-04-25

申请号：CN202010667825.4

申请日：2020-07-13

Applicant: 三星电子株式会社

Inventor： 申洪湜 ,  卢炫准 ,  朴兴植 ,  成石铉 ,  李道行 ,  李元赫

IPC: H10D84/83 ,  H10D30/62 ,  H10D84/03

Abstract: 提供了半导体器件和制造半导体器件的方法。该半导体器件包括：跨越衬底的栅极图案，栅极图案包括依次堆叠在衬底上的栅极绝缘层、栅电极和栅极盖图案；栅极间隔物，覆盖栅极图案的侧壁；在衬底上的源极/漏极图案，源极/漏极图案邻近栅极图案的侧壁；在源极/漏极图案上的接触垫，接触垫的顶表面低于栅电极的顶表面；在接触垫上的源极/漏极接触插塞；以及在栅极间隔物与源极/漏极接触插塞之间的保护间隔物，保护间隔物具有包围源极/漏极接触插塞的环形。

公开(公告)号：CN112420696A

公开(公告)日：2021-02-26

申请号：CN202010667825.4

申请日：2020-07-13

Applicant: 三星电子株式会社

Inventor： 申洪湜 ,  卢炫准 ,  朴兴植 ,  成石铉 ,  李道行 ,  李元赫

IPC: H01L27/088 ,  H01L29/78 ,  H01L21/8234

Abstract: 提供了半导体器件和制造半导体器件的方法。该半导体器件包括：跨越衬底的栅极图案，栅极图案包括依次堆叠在衬底上的栅极绝缘层、栅电极和栅极盖图案；栅极间隔物，覆盖栅极图案的侧壁；在衬底上的源极/漏极图案，源极/漏极图案邻近栅极图案的侧壁；在源极/漏极图案上的接触垫，接触垫的顶表面低于栅电极的顶表面；在接触垫上的源极/漏极接触插塞；以及在栅极间隔物与源极/漏极接触插塞之间的保护间隔物，保护间隔物具有包围源极/漏极接触插塞的环形。

公开(公告)号：CN108364937B

公开(公告)日：2022-12-27

申请号：CN201810077733.3

申请日：2018-01-26

Applicant: 三星电子株式会社

Inventor： 申洪湜 ,  金度亨 ,  李斗荣 ,  罗炫旭 ,  李书范 ,  李元赫

IPC: H01L23/64 ,  H01L21/768

Abstract: 本发明提供了包括满足电阻器件的期望目标电阻值的电阻结构且具有增强的特性的半导体器件。一种半导体器件包括：下层间绝缘层，设置在包括电阻区域的基板上；电阻结构，包括顺序地堆叠在电阻区域的下层间绝缘层上的电阻层和蚀刻停止图案；上层间绝缘层，配置为覆盖电阻结构并设置在下层间绝缘层上；电阻接触结构，配置为穿过上层间绝缘层和蚀刻停止图案并接触电阻层；以及电阻接触间隔物，设置在上层间绝缘层和蚀刻停止图案与电阻接触结构之间。

公开(公告)号：CN114639735A

公开(公告)日：2022-06-17

申请号：CN202111400333.X

申请日：2021-11-19

Applicant: 三星电子株式会社

Inventor： 申洪湜 ,  金东权 ,  李珍旭 ,  朴钟撤 ,  李元赫

IPC: H01L29/78 ,  H01L23/522 ,  H01L23/528

Abstract: 一种半导体器件包括：栅极图案，在基板上并且包括顺序堆叠的栅极电介质层、栅电极和栅极盖图案；在栅极图案的侧壁上的栅极间隔物；在基板中的源极/漏极图案；在源极/漏极图案上的接触焊盘；在接触焊盘上的源极/漏极接触；以及在栅极间隔物和源极/漏极接触之间的掩埋电介质图案，其中栅极间隔物包括：在栅电极和接触焊盘之间的第一段；从第一段延伸并在栅电极和源极/漏极接触之间的第二段；以及在第二段上的第三段，掩埋电介质图案在第三段和源极/漏极接触之间，不存在于第一段和接触焊盘之间并且不存在于第二段和源极/漏极接触之间。

公开(公告)号：CN212412061U

公开(公告)日：2021-01-26

申请号：CN202021369729.3

申请日：2020-07-13

Applicant: 三星电子株式会社

Inventor： 申洪湜 ,  卢炫准 ,  朴兴植 ,  成石铉 ,  李道行 ,  李元赫

IPC: H01L29/78 ,  H01L27/088 ,  H01L21/336 ,  H01L21/8234

Abstract: 提供了半导体器件，其包括：跨越衬底的栅极图案，栅极图案包括依次堆叠在衬底上的栅极绝缘层、栅电极和栅极盖图案；栅极间隔物，覆盖栅极图案的侧壁；在衬底上的源极/漏极图案，源极/漏极图案邻近栅极图案的侧壁；在源极/漏极图案上的接触垫，接触垫的顶表面低于栅电极的顶表面；在接触垫上的源极/漏极接触插塞；以及在栅极间隔物与源极/漏极接触插塞之间的保护间隔物，保护间隔物具有包围源极/漏极接触插塞的环形。