公开(公告)号：CN117998843A

公开(公告)日：2024-05-07

申请号：CN202311386644.4

申请日：2023-10-24

Applicant: 三星电子株式会社

Inventor： 姜准泳 ,  宋昊柱 ,  金冈昱 ,  金硕炫 ,  金永埈 ,  金俊澈 ,  金真雄 ,  柳镐仁 ,  李蕙兰

IPC: H10B12/00

Abstract: 提供了半导体装置和制造该半导体装置的方法。所述半导体装置可以包括：基底，包括由器件隔离层限定的多个有源区域；多条位线，在基底上沿第一水平方向延伸；多个绝缘栅栏，在基底上在位于所述多条位线之中的相邻两条位线之间的空间中在第一水平方向上彼此间隔开；多个掩埋接触件，在基底上位于所述多条位线之中的所述相邻两条位线之间并沿着第一水平方向与所述多个绝缘栅栏交替地布置，所述多个掩埋接触件分别连接到所述多个有源区域；以及多个绝缘层，所述多个绝缘层中的每个绝缘层位于所述多个绝缘栅栏中的相应绝缘栅栏与所述多个掩埋接触件中的相应掩埋接触件之间。

公开(公告)号：CN117479532A

公开(公告)日：2024-01-30

申请号：CN202310880285.1

申请日：2023-07-17

Applicant: 三星电子株式会社

Inventor： 金真雅 ,  金冈昱 ,  柳镐仁 ,  宋仑祜 ,  李达铉

IPC: H10B12/00

Abstract: 公开了半导体存储器件和制造方法。例如，一种半导体存储器件可以包括具有彼此相邻的第一有源图案和第二有源图案的衬底，沟槽将第一有源图案和第二有源图案分开。第一有源图案包括第一源极/漏极区，第二有源图案包括第二源极/漏极区。第二源极/漏极区包括与第一源极/漏极区相邻的第一侧壁表面和第二侧壁表面以及连接第一侧壁表面和第二侧壁表面的连接表面。第二侧壁表面从第一侧壁表面相对于第一源极/漏极区向后缩进。半导体存储器件还包括在第一有源图案和第二有源图案之间的沟槽中的器件隔离层，其中器件隔离层在第二源极/漏极区的第一侧壁表面上。位线在衬底上沿第一方向延伸，位线包括电连接到第一源极/漏极区的接触部分。半导体存储器件还包括在器件隔离层上、在位线的接触部分的侧壁上以及在第二源极/漏极区的第二侧壁表面上的下间隔物。此外，半导体存储器件包括：联接到第二源极/漏极区的接触，下间隔物的一部分在接触和位线的接触部分之间；在接触上的着落垫；以及在着落垫上的数据存储元件。

公开(公告)号：CN114334979A

公开(公告)日：2022-04-12

申请号：CN202111150523.0

申请日：2021-09-29

Applicant: 三星电子株式会社

Inventor： 金真雅 ,  柳镐仁 ,  罗载元

IPC: H01L27/108

Abstract: 一种半导体装置包括：衬底，其具有沟槽；沟槽中的导电图案；间隔件结构，其位于导电图案的侧表面上；以及埋置接触件，其包括与导电图案通过间隔件结构间隔开并且填充接触凹部的第一部分以及第一部分上的第二部分，第二部分具有柱形，柱形的宽度小于第一部分的顶表面的宽度。间隔件结构包括：第一间隔件，其在埋置接触件的第一部分上沿着埋置接触件的第二部分延伸，并且接触埋置接触件；第二间隔件，其沿着第一间隔件延伸；以及第三间隔件，其沿着导电图案的侧表面和沟槽延伸，并且与第一间隔件通过第二间隔件间隔开，第一间隔件包括氧化硅，并且第二间隔件包括氮化硅。

公开(公告)号：CN114203703A

公开(公告)日：2022-03-18

申请号：CN202111082505.3

申请日：2021-09-15

Applicant: 三星电子株式会社

Inventor： 金真雅 ,  柳镐仁 ,  蔡教锡 ,  崔准容

IPC: H01L27/108

Abstract: 一种半导体器件可以包括：衬底，包括沟槽和接触凹陷，接触凹陷具有弯曲的表面轮廓；导电图案，位于沟槽中；掩埋接触，包括填充所述接触凹陷的第一部分和位于第一部分上的第二部分；以及间隔物结构，包括第一间隔物和第二间隔物。第二部分可以为柱状，并且其宽度小于第一部分的顶表面的宽度。掩埋接触可以通过间隔物结构与导电图案间隔开。第一间隔物可以在间隔物结构的最外部分处位于掩埋接触的第一部分上。第一间隔物可以沿着掩埋接触的第二部分延伸并接触掩埋接触。第二间隔物沿着导电图案的侧表面和沟槽延伸。第二间隔物可以接触导电图案。第一间隔物可以包括氧化硅。

公开(公告)号：CN111048469A

公开(公告)日：2020-04-21

申请号：CN201911347524.7

申请日：2013-11-13

Applicant: 三星电子株式会社

Inventor： 柳镐仁 ,  赵太熙 ,  金根楠 ,  廉癸憙 ,  朴正焕 ,  张贤禹

IPC: H01L21/768 ,  H01L27/105 ,  H01L27/108 ,  H01L29/423

Abstract: 本发明提供了半导体器件及其制造方法。该半导体器件包括：衬底，包括单元区和外围区；单元栅电极，埋入在与单元区的单元有源部分交叉的凹槽中；单元线图案，横跨单元栅电极，单元线图案连接到在单元有源部分中处于单元栅电极的一侧的第一源/漏区；外围栅极图案，横跨外围区的外围有源部分；平坦化的层间绝缘层，在衬底上处于外围栅极图案周围；以及覆盖绝缘层，在平坦化的层间绝缘层和外围栅极图案的顶表面上，覆盖绝缘层包括相对于平坦化的层间绝缘层具有蚀刻选择性的绝缘材料。