公开(公告)号：CN111048469A

公开(公告)日：2020-04-21

申请号：CN201911347524.7

申请日：2013-11-13

Applicant: 三星电子株式会社

Inventor： 柳镐仁 ,  赵太熙 ,  金根楠 ,  廉癸憙 ,  朴正焕 ,  张贤禹

IPC: H01L21/768 ,  H01L27/105 ,  H01L27/108 ,  H01L29/423

Abstract: 本发明提供了半导体器件及其制造方法。该半导体器件包括：衬底，包括单元区和外围区；单元栅电极，埋入在与单元区的单元有源部分交叉的凹槽中；单元线图案，横跨单元栅电极，单元线图案连接到在单元有源部分中处于单元栅电极的一侧的第一源/漏区；外围栅极图案，横跨外围区的外围有源部分；平坦化的层间绝缘层，在衬底上处于外围栅极图案周围；以及覆盖绝缘层，在平坦化的层间绝缘层和外围栅极图案的顶表面上，覆盖绝缘层包括相对于平坦化的层间绝缘层具有蚀刻选择性的绝缘材料。

公开(公告)号：CN100361300C

公开(公告)日：2008-01-09

申请号：CN200410061646.7

申请日：2004-06-24

Applicant: 三星电子株式会社

Inventor： 赵太熙 ,  金善俊 ,  边光宣 ,  慎惠苑 ,  姜赫镇

IPC: H01L23/525 ,  H01L21/768

CPC classification number: H01L23/5258 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 设置一种集成电路器件，包括一集成电路基片和在集成电路基片上的间隔开的第一至第四下部互连。该第三和第四间隔开的下部互连平行于第一和第二下部互连。在第一和第二下部互连之间的第一和第二下部互连上设置第一熔丝，并电耦合到第一和第二下部互连。该第二熔丝间隔开第一熔丝设置，并设置在第三和第四下部互连上。该第二熔丝处在第三和第四下部互连之间，并被电耦合到第三和第四下部互连。同时也提供了制造集成电路器件的相关方法。

公开(公告)号：CN103811554B

公开(公告)日：2020-01-17

申请号：CN201310572089.4

申请日：2013-11-13

Applicant: 三星电子株式会社

Inventor： 柳镐仁 ,  赵太熙 ,  金根楠 ,  廉癸憙 ,  朴正焕 ,  张贤禹

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明提供了半导体器件及其制造方法。该半导体器件包括：衬底，包括单元区和外围区；单元栅电极，埋入在与单元区的单元有源部分交叉的凹槽中；单元线图案，横跨单元栅电极，单元线图案连接到在单元有源部分中处于单元栅电极的一侧的第一源/漏区；外围栅极图案，横跨外围区的外围有源部分；平坦化的层间绝缘层，在衬底上处于外围栅极图案周围；以及覆盖绝缘层，在平坦化的层间绝缘层和外围栅极图案的顶表面上，覆盖绝缘层包括相对于平坦化的层间绝缘层具有蚀刻选择性的绝缘材料。

公开(公告)号：CN111048469B

公开(公告)日：2021-04-13

申请号：CN201911347524.7

申请日：2013-11-13

Applicant: 三星电子株式会社

Inventor： 柳镐仁 ,  赵太熙 ,  金根楠 ,  廉癸憙 ,  朴正焕 ,  张贤禹

IPC: H01L21/768 ,  H01L27/105 ,  H01L27/108 ,  H01L29/423

Abstract: 本发明提供了半导体器件。该半导体器件包括：衬底，包括单元区和外围区；单元栅电极，埋入在与单元区的单元有源部分交叉的凹槽中；单元线图案，横跨单元栅电极，单元线图案连接到在单元有源部分中处于单元栅电极的一侧的第一源/漏区；外围栅极图案，横跨外围区的外围有源部分；平坦化的层间绝缘层，在衬底上处于外围栅极图案周围；以及覆盖绝缘层，在平坦化的层间绝缘层和外围栅极图案的顶表面上，覆盖绝缘层包括相对于平坦化的层间绝缘层具有蚀刻选择性的绝缘材料。

公开(公告)号：CN103811554A

公开(公告)日：2014-05-21

申请号：CN201310572089.4

申请日：2013-11-13

Applicant: 三星电子株式会社

Inventor： 柳镐仁 ,  赵太熙 ,  金根楠 ,  廉癸憙 ,  朴正焕 ,  张贤禹

IPC: H01L29/78 ,  H01L21/336

Abstract: 本发明提供了半导体器件及其制造方法。该半导体器件包括：衬底，包括单元区和外围区；单元栅电极，埋入在与单元区的单元有源部分交叉的凹槽中；单元线图案，横跨单元栅电极，单元线图案连接到在单元有源部分中处于单元栅电极的一侧的第一源/漏区；外围栅极图案，横跨外围区的外围有源部分；平坦化的层间绝缘层，在衬底上处于外围栅极图案周围；以及覆盖绝缘层，在平坦化的层间绝缘层和外围栅极图案的顶表面上，覆盖绝缘层包括相对于平坦化的层间绝缘层具有蚀刻选择性的绝缘材料。

公开(公告)号：CN1574340A

公开(公告)日：2005-02-02

申请号：CN200410061646.7

申请日：2004-06-24

Applicant: 三星电子株式会社

Inventor： 赵太熙 ,  金善俊 ,  边光宣 ,  慎惠苑 ,  姜赫镇

IPC: H01L23/525 ,  H01L21/768

CPC classification number: H01L23/5258 ,  H01L23/585 ,  H01L2924/0002 ,  H01L2924/3011 ,  H01L2924/00

Abstract: 设置一种集成电路器件，包括一集成电路基片和在集成电路基片上的间隔开的第一至第四下部互连。该第三和第四间隔开的下部互连平行于第一和第二下部互连。在第一和第二下部互连之间的第一和第二下部互连上设置第一熔丝，并电耦合到第一和第二下部互连。该第二熔丝间隔开第一熔丝设置，并设置在第三和第四下部互连上。该第二熔丝处在第三和第四下部互连之间，并被电耦合到第三和第四下部互连。同时也提供了制造集成电路器件的相关方法。