公开(公告)号：CN114361154A

公开(公告)日：2022-04-15

申请号：CN202111176640.4

申请日：2021-10-09

Applicant: 三星电子株式会社

Inventor： 柳志秀 ,  徐在禹 ,  俞炫圭 ,  白尚训 ,  郑钟勋

IPC: H01L27/02

Abstract: 提供了一种集成电路及设计集成电路的方法。集成电路包括：第一单元，其具有第一高度，并且布置于在第一方向上延伸的第一行中；第二单元，其具有第二高度，并且布置于在第一方向上延伸并且与第一行相邻的第二行中，其中，第二单元在垂直于第一方向的第二方向上与第一单元相邻；以及电力线，其在第一方向上延伸，布置在第一单元与第二单元之间的边界上，并且被配置为将电力供应到第一单元和第二单元。第一单元沿着第二方向与电力线的具有第一宽度的部分叠置，并且第二单元沿着第二方向与电力线的具有第二宽度的部分叠置，并且第一宽度和第二宽度彼此不同。

公开(公告)号：CN113471191A

公开(公告)日：2021-10-01

申请号：CN202110208949.0

申请日：2021-02-24

Applicant: 三星电子株式会社

Inventor： 俞炫圭 ,  柳志秀 ,  朴在浩

IPC: H01L27/02 ,  H01L23/528

Abstract: 提供一种半导体装置。所述半导体装置包括在第一方向上彼此相邻的第一单元区域和填充区域。所述半导体装置包括：有源图案，在所述第一单元区域内部在所述第一方向上延伸；栅电极，在所述有源图案上在与所述第一方向相交的第二方向上延伸；栅极接触，电连接到所述栅电极的上表面；源极/漏极接触，电连接到所述有源图案的源极/漏极区，所述源极/漏极接触与所述栅电极的一侧相邻；连接线路，在所述第一单元区域和所述填充区域上方在所述第一方向上延伸，并且电连接到所述栅极接触或所述源极/漏极接触中的一者；和填充线路，位于所述填充区域内部。还提供一种相关的布图设计方法以及制造方法。

公开(公告)号：CN112635456A

公开(公告)日：2021-04-09

申请号：CN202011050878.8

申请日：2020-09-29

Applicant: 三星电子株式会社

Inventor： 柳志秀 ,  俞炫圭 ,  林承万

IPC: H01L27/02 ,  H01L27/092

Abstract: 本发明提供一种半导体器件，其包括：第一有源图案和第二有源图案，其在基板上在第一方向上延伸；第一栅电极和第二栅电极，其在第二方向上延伸以与第一有源图案和第二有源图案相交；第一源极/漏极接触，其在第二方向上延伸并分别连接到第一有源图案的第一源极/漏极区域和第二有源图案的第二源极/漏极区域；第一源极/漏极通路，其连接到第一源极/漏极接触；第一单元分隔膜，其在第二方向上延伸并与第一有源图案和第二有源图案交叉，在第一源极/漏极接触和第二栅电极之间；第一栅极通路，其连接到第二栅电极并与第一源极/漏极通路一起沿着第一方向排列；以及第一连接配线，其在第一方向上延伸并且连接第一源极/漏极通路和第一栅极通路。

公开(公告)号：CN117594590A

公开(公告)日：2024-02-23

申请号：CN202310997254.4

申请日：2023-08-09

Applicant: 三星电子株式会社

Inventor： 郑珉在 ,  柳志秀 ,  南乾佑 ,  都桢湖 ,  俞炫圭 ,  赵财喜

IPC: H01L27/02 ,  H01L27/088

Abstract: 提供了一种集成电路和设计集成电路的方法。集成电路包括：第一单元，其设置在彼此相邻并且在第一方向上延伸的第一行和第二行中，并且包括多个第一阈值电压装置；以及至少一个第二单元，其设置在第一行和第二行中的至少一行中与第一单元相邻，并且包括至少一个第二阈值电压装置，其中，所述多个第一阈值电压装置包括至少一个第一装置和至少一个第二装置，第一装置被配置为在第一行中执行第一功能，第二装置被配置为在第二行中执行与第一功能不同的第二功能。

公开(公告)号：CN116779604A

公开(公告)日：2023-09-19

申请号：CN202310649570.2

申请日：2018-06-13

Applicant: 三星电子株式会社

Inventor： 都桢湖 ,  郑钟勳 ,  柳志秀 ,  李昇映 ,  宋泰中 ,  李在鹏

IPC: H01L27/02 ,  G06F30/392

Abstract: 提供一种集成电路及产生集成电路的布局的计算机实施方法，所述集成电路包含多个标准单元，各标准单元包含前段工艺(front‑end‑of‑line，FEOL)区域和在FEOL区域上的后段工艺(back‑end‑of‑line，BEOL)区域，FEOL区域包含在第一水平方向上延伸的至少一个栅极线。多个标准单元中的第一标准单元的BEOL区域包含在竖直方向上不与第一标准单元的FEOL区域交叠的檐部，檐部在垂直于第一水平方向的第二水平方向上突起。

公开(公告)号：CN108987396B

公开(公告)日：2023-08-04

申请号：CN201810543913.6

申请日：2018-05-30

Applicant: 三星电子株式会社

Inventor： 都桢湖 ,  林优镇 ,  柳志秀 ,  郑钟勋

IPC: H01L27/092

Abstract: 公开了一种半导体器件。该半导体器件包括具有多个有源图案的衬底。多个栅电极与所述多个有源图案相交。有源触点电连接到有源图案。多个通孔包括第一常规通孔和第一虚设通孔。多个互连线设置在通孔上。所述多条互连线包括设置在第一常规通孔和第一虚设通孔两者上的第一互连线。第一互连线通过第一常规通孔电连接到有源触点。每个通孔包括通孔主体部分和覆盖通孔主体部分的底面和侧壁的通孔阻挡部分。每条互连线包括互连线主体部分和覆盖互连线主体部分的底面和侧壁的互连线阻挡部分。

公开(公告)号：CN116110850A

公开(公告)日：2023-05-12

申请号：CN202211355938.6

申请日：2022-11-01

Applicant: 三星电子株式会社

Inventor： 俞炫圭 ,  都桢湖 ,  朴尚度 ,  徐在禹 ,  柳志秀 ,  郑珉在 ,  曹多演

IPC: H01L21/768 ,  H01L23/50

Abstract: 提供了一种包括多个堆叠的金属层的集成电路和制造该集成电路的方法。所述方法包括以下步骤：设置多个标准单元，所述多个标准单元中的每个标准单元包括分别形成在所述多个金属层上的单元图案；以及在所述多个金属层之中的包括分别形成在多条迹线上的图案的特定金属层上，基于形成在所述多条迹线中的特定迹线上的相邻图案之间的间隔超过参考值而在所述相邻图案之间形成附加图案，所述图案在第一方向上延伸，所述多条迹线在第二方向上彼此间隔开。

公开(公告)号：CN115020401A

公开(公告)日：2022-09-06

申请号：CN202210149873.3

申请日：2022-02-18

Applicant: 三星电子株式会社

Inventor： 柳志秀 ,  都桢湖 ,  徐在禹 ,  俞炫圭 ,  郑珉在

IPC: H01L27/02 ,  G06F30/394

Abstract: 发明构思涉及一种集成电路以及集成电路的设计方法。该集成电路包括连续布置在具有第一高度的行和具有不同于第一高度的第二高度的行上的第一标准单元。集成电路还包括连续布置在具有第一高度的行和具有第二高度的行上的第二标准单元、形成在所述多行的边界上并被配置为向标准单元供给第一电源电压的多条第一电源线、以及形成在所述多行的边界上并被配置为向标准单元供给第二电源电压的多条第二电源线。向第一标准单元供给电压的电源线的布置顺序不同于向第二标准单元供给电压的电源线的布置顺序。

公开(公告)号：CN114898791A

公开(公告)日：2022-08-12

申请号：CN202210610664.4

申请日：2017-01-25

Applicant: 三星电子株式会社

Inventor： 白尚叶 ,  金兑衡 ,  文大英 ,  徐东旭 ,  李仁学 ,  崔贤洙 ,  宋泰中 ,  崔在承 ,  姜贞明 ,  金训 ,  柳志秀 ,  张善泳

IPC: G11C11/418 ,  G11C11/413 ,  G11C7/08 ,  G11C11/419 ,  H01L23/528 ,  H01L27/02 ,  H01L27/092 ,  H01L27/11

Abstract: 一种半导体设备，包括：第一有源区域和第二有源区域，其沿第一方向延伸，所述第一有源区域和第二有源区域被设置在基底中；第一栅电极，其沿垂直于第一方向的第二方向延伸，其中，所述第一栅电极在第一有源区域和第二有源区域上连续延伸；第二栅电极，其在第一有源区域上沿第二方向延伸；第三栅电极，其在第一有源区域和第二有源区域上沿第二方向延伸；第一触点，其被设置在第一栅电极的第一侧处的第一有源区域上；第二触点，其被设置在第二栅电极的第二侧处的第一有源区域上；第三触点，其被设置在第一栅电极上；第四触点，其被设置在第二栅电极上；第一导线，其经由第三触点连接到第一栅电极；和第二导线，其与第一触点的部分、第二触点的部分和第四触点的部分重叠，其中，第一电压被提供给第二导线，其中，第二导线的至少一部分沿第一方向延伸，以及第二导线的至少一部分在平面图上与第二栅电极相交。

公开(公告)号：CN114898790A

公开(公告)日：2022-08-12

申请号：CN202210609658.7

申请日：2017-01-25

Applicant: 三星电子株式会社

Inventor： 白尚叶 ,  金兑衡 ,  文大英 ,  徐东旭 ,  李仁学 ,  崔贤洙 ,  宋泰中 ,  崔在承 ,  姜贞明 ,  金训 ,  柳志秀 ,  张善泳

IPC: G11C11/418 ,  G11C11/413 ,  G11C7/08 ,  G11C11/419 ,  H01L23/528 ,  H01L27/02 ,  H01L27/092 ,  H01L27/11

Abstract: 一种半导体设备，包括：基底，其包括沿第一方向延伸的第一有源区域和第二有源区域，第一有源区域和第二有源区域沿垂直于第一方向的第二方向布置；第一栅电极，其在第一有源区域和第二有源区域上沿第二方向延伸；第二栅电极，其在第一有源区域上沿第二方向延伸；第三栅电极，其在第二有源区域上沿第二方向延伸；第一源极区域和第一漏极区域，其位于第一有源区域上，并且位于第一栅电极的两侧；第二源极区域和第二漏极区域，其位于第一有源区域上，并且位于第二栅电极的两侧；第三源极区域和第三漏极区域，其位于第二有源区域上，并且位于第一栅电极的两侧；第四源极区域和第四漏极区域，其位于第二有源区域上，并且位于第三栅电极的两侧；第一导线，其电性连接到第一栅电极；第二导线，其电性连接到第二栅电极、第一源极区域和第二源极区域；第三导线，其电性连接到第三栅电极、第三源极区域和第四源极区域；和第四导线，其电性连接到第一漏极区域、第二漏极区域、第三漏极区域和第四漏极区域，其中，第一电压被提供给第二导线，以及其中，第二电压被提供给第三导线。