-
公开(公告)号：CN117640306A
公开(公告)日：2024-03-01
申请号：CN202310916902.9
申请日：2023-07-25
Applicant: 三星电子株式会社
IPC: H04L25/03
Abstract: 一种均衡器包括：第一脉冲宽度控制器，被配置为通过增加具有第一逻辑电平的第一数据信号的第一脉冲宽度来生成第一信号，第一数据信号对应于当前数据位；第二脉冲宽度控制器，被配置为通过增加具有第二逻辑电平的第一数据信号的第二脉冲宽度来生成第二信号；第一采样器，被配置为通过对第一信号进行采样来生成第一采样信号；第二采样器，被配置为通过对第二信号进行采样来生成第二采样信号；以及复用器，被配置为基于先前数据位的值来输出第一采样信号或第二采样信号。
-
公开(公告)号：CN107293320B
公开(公告)日：2022-10-14
申请号：CN201710129322.X
申请日：2017-03-06
Applicant: 三星电子株式会社
IPC: G11C7/10 , G06F13/12 , H03K19/0175 , H04B1/40
Abstract: 接收接口电路包括终止电路、缓冲器和接口控制器。终止电路被配置为响应于终止控制信号来改变终止模式。缓冲器被配置为响应于缓冲器控制信号来改变接收特性。接口控制器被配置为生成终止控制信号和缓冲器控制信号，使得缓冲器的接收特性与终止模式的改变相关联地改变。接收接口电路可以通过与终止模式相关联地改变缓冲器的接收特性来支持各种通信标准。使用接收接口电路，可以改善诸如存储系统的收发机系统的通信效率和/或发射机设备与接收机设备之间的兼容性。
-
公开(公告)号：CN114328305A
公开(公告)日：2022-04-12
申请号：CN202111076096.6
申请日：2021-09-14
Applicant: 三星电子株式会社
Abstract: 一种存储器件的操作方法包括：从存储器件中包括的多个存储芯片的每一个存储芯片的多个接收器选择接收器作为第一接收器。多个存储芯片共享多条数据信号线，每一个存储芯片包括分别连接到该存储芯片的多个接收器的多个片上端接(ODT)电阻器。该方法还包括：将连接到第一接收器的每一个ODT电阻器设置为第一电阻值，将连接到不是第一接收器的接收器的ODT电阻器设置为第二电阻值，并且通过执行训练操作设置每一个第一接收器的均衡器电路的放大强度。多条数据信号线中的每一条数据信号线连接到一个第一接收器。
-
公开(公告)号：CN113517880A
公开(公告)日：2021-10-19
申请号：CN202110016142.7
申请日：2021-01-07
Applicant: 三星电子株式会社
Abstract: 提供了包括延迟补偿电路的半导体装置。所述半导体装置包括：内部时钟产生电路，被配置为产生内部时钟；多个单元电路，被配置为具有第一单元电路和第二单元电路，第一单元电路和第二单元电路在与内部时钟同步时进行操作；多个传送电路，包括第一传送电路和第二传送电路，第一传送路径被配置为提供具有第一延迟时间的第一传送路径，第二传送电路被配置为提供具有与第一延迟时间不同的第二延迟时间的第二传送路径；以及延迟补偿电路，被配置为：将通过第一传送路径输入到第一单元电路的第一时钟与通过第二传送路径输入到第二单元电路的第二时钟进行比较，并且调整第二延迟时间，使得调整后的第二延迟时间与第一延迟时间匹配。
-
公开(公告)号：CN118280400A
公开(公告)日：2024-07-02
申请号：CN202311428960.3
申请日：2023-10-31
Applicant: 三星电子株式会社
IPC: G11C7/10
Abstract: 提供了执行ZQ校准的半导体存储器装置及其校准方法。所述半导体存储器装置可包括：阻抗调整垫；虚设下拉驱动器和外部电阻器，并联连接在阻抗调整垫与地之间；递归码生成电路，被配置为在所述半导体存储器装置的阻抗校准操作中通过使用外部电阻器和虚设下拉驱动器作为参考电阻来递归地生成与目标电阻对应的上拉码和下拉码；码寄存器，被配置为存储生成的上拉码和下拉码；以及校准控制逻辑电路，被配置为在调整虚设下拉驱动器的电阻值的同时在阻抗校准操作中的多个步长期间控制递归码生成电路。
-
Patent Agency Ranking
-
公开(公告)号：CN109802681B
公开(公告)日：2024-04-19
申请号：CN201811364521.X
申请日：2018-11-16
Applicant: 三星电子株式会社
Abstract: 一种半导体设备，包括：参考电压生成器，被配置为输出参考电压。参考电压生成器包括升压码电路和第一数字‑模拟转换器(DAC)。升压码电路包括被配置为生成第一升压脉冲的第一升压脉冲生成器和被配置为基于参考码和第一升压脉冲输出第一升压码的第一升压码控制器。第一DAC被配置为通过转换第一升压码来输出参考电压。当第一升压脉冲具有第一逻辑电平时，第一升压码具有与参考码不同的第一码值，并且当第一升压脉冲具有与第一逻辑电平相反的第二逻辑电平时，第一升压码具有与参考码相同的值。
-
-
公开(公告)号：CN111416188B
公开(公告)日：2022-10-04
申请号：CN202010013093.7
申请日：2020-01-07
Applicant: 三星电子株式会社
Abstract: 提供了一种多模式传输线和包括该多模式传输线的存储装置。所述多模式传输线包括第一导电层和第二导电层、第一波导壁和第二波导壁、带状线以及盲导体。第二导电层形成在第一导电层上方。第一波导壁在第一方向上延长，并且在竖直方向上与第一导电层和第二导电层接触。第二波导壁平行于第一波导壁在第一方向上延长，并且在竖直方向上与第一导电层和第二导电层接触。带状线形成在第一导电层与第二导电层之间以及在第一波导壁与第二波导壁之间。盲导体连接到第一导电层、第二导电层、第一波导壁和第二波导壁中的一个。
-
公开(公告)号：CN113936722A
公开(公告)日：2022-01-14
申请号：CN202110576998.X
申请日：2021-05-26
Applicant: 三星电子株式会社
Abstract: 提供了支持高效率I/O接口的非易失性存储器装置。所述非易失性存储器装置包括：第一针脚，接收第一信号；第二针脚，接收第二信号；第三针脚，接收第三信号；第四针脚，接收写入使能信号；存储器单元阵列；以及存储器接口电路，在第一模式下从第三信号获得命令、地址和数据，并且在第二模式下从第一信号和第二信号获得命令和地址并从第三信号获得数据。在第一模式下，存储器接口电路从第三信号获得命令，并且从第三信号获得地址。在第二模式下，存储器接口电路从第一信号和第二信号获得命令，并且从第一信号和第二信号获得地址。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.026 seconds)
