公开(公告)号：CN117936460A

公开(公告)日：2024-04-26

申请号：CN202311376878.0

申请日：2023-10-23

Applicant: 三星电子株式会社

Inventor： 赵南奎 ,  金锡勋 ,  金正泽 ,  朴判贵 ,  俞秀旼 ,  郑谞珍

IPC: H01L21/82 ,  H01L27/088 ,  H01L21/336 ,  H01L29/78

Abstract: 本发明提供一种半导体器件的制造方法和一种半导体器件，该制造方法包括：在子栅极牺牲图案和半导体图案的堆叠结构上形成彼此间隔开的多个主栅极牺牲图案；在主栅极牺牲图案之间形成第一绝缘层；去除主栅极牺牲图案；去除子栅极牺牲图案；在从其去除了主栅极牺牲图案的空间中形成主栅极虚设图案；在从其去除了子栅极牺牲图案的空间中形成多个子栅极虚设图案；在去除了第一绝缘层的空间下方形成凹陷；在凹陷内形成源极/漏极图案；在源极/漏极图案上形成第二绝缘层；去除主栅极虚设图案和子栅极虚设图案；以及在去除了主栅极虚设图案和子栅极虚设图案的空间中形成栅极电极。

公开(公告)号：CN117766562A

公开(公告)日：2024-03-26

申请号：CN202311131264.6

申请日：2023-09-04

Applicant: 三星电子株式会社

Inventor： 赵南奎 ,  金锡勋 ,  金正泽 ,  朴判贵 ,  郑㥠珍

IPC: H01L29/06 ,  H01L29/08 ,  H01L29/10 ,  H01L29/78 ,  H01L29/16

Abstract: 一种半导体装置包括：衬底，其包括在第一方向上延伸的有源区；栅极结构，其在衬底上与有源区交叉并且在第二方向上延伸，其中，有源区包括在栅极结构的至少一侧的凹进区；多个沟道层，其在有源区上，在基本上垂直于衬底的上表面的第三方向上彼此间隔开，并且被栅极结构至少部分地围绕；以及源极/漏极区，其在有源区的凹进区中并且连接至多个沟道层。

公开(公告)号：CN117423727A

公开(公告)日：2024-01-19

申请号：CN202310676475.1

申请日：2023-06-08

Applicant: 三星电子株式会社

Inventor： 赵南奎 ,  金锡勋 ,  金正泽 ,  朴判贵 ,  郑㥠珍

IPC: H01L29/08 ,  H01L29/10 ,  H01L27/088

Abstract: 一种半导体装置包括：在第一方向上彼此间隔开的第一沟道结构和第二沟道结构；以及源极/漏极图案，其在第一沟道结构与第二沟道结构之间，包括接触第一沟道结构的第一界面和接触第二沟道结构的第二界面，其中，在平面图中，源极/漏极图案包括在第二方向上彼此相对的第一侧壁和第二侧壁，第一侧壁包括第一倾斜侧壁、第二倾斜侧壁和第一倾斜侧壁与第二倾斜侧壁相遇之处的第一水平交叉部，在第二方向上，第一界面的宽度与第二界面的宽度不同，并且在第一方向上，从第一界面至第一水平交叉部的距离大于从第二界面至第一水平交叉部的距离。

公开(公告)号：CN116913873A

公开(公告)日：2023-10-20

申请号：CN202211616740.9

申请日：2022-12-15

Applicant: 三星电子株式会社

Inventor： 赵南奎 ,  金锡勋 ,  柳廷昊 ,  李峭蒑 ,  朴判贵 ,  申东石

IPC: H01L23/48 ,  H01L23/522 ,  H01L23/528 ,  H01L23/538 ,  H01L21/768

Abstract: 提供了半导体器件及其制造方法。所述半导体器件包括：衬底，所述衬底包括第一有源图案；第一沟道图案，所述第一沟道图案位于所述第一有源图案上，并且包括彼此间隔开并且垂直堆叠的第一半导体图案、第二半导体图案和第三半导体图案；第一源极/漏极图案，所述第一源极/漏极图案连接到所述第一半导体图案至所述第三半导体图案；以及栅电极，所述栅电极位于所述第一半导体图案至所述第三半导体图案上。所述第一源极/漏极图案包括朝向所述第一半导体图案突出的第一突起、朝向所述第二半导体图案突出的第二突起、以及朝向所述第三半导体图案突出的第三突起。所述第二突起的宽度大于所述第一突起的宽度。所述第三突起的宽度大于所述第二突起的宽度。

公开(公告)号：CN114725201A

公开(公告)日：2022-07-08

申请号：CN202111493819.2

申请日：2021-12-08

Applicant: 三星电子株式会社

Inventor： 河龙 ,  金锡勋 ,  金正泽 ,  朴判贵 ,  梁炆承 ,  郑㥠珍

IPC: H01L29/423 ,  H01L29/78

Abstract: 一种半导体装置，包括：有源图案，其包括下部图案和在第一方向上与下部图案间隔开的片状图案；栅极结构，其位于下部图案上，并且包括围绕片状图案的栅电极，栅电极在垂直于第一方向的第二方向上延伸；以及源极/漏极图案，其在下部图案上并且与片状图案接触。片状图案与源极/漏极图案之间的接触表面在第二方向上具有第一宽度，并且片状图案在第二方向上具有大于第一宽度的第二宽度。

公开(公告)号：CN111987143A

公开(公告)日：2020-11-24

申请号：CN202010442515.2

申请日：2020-05-22

Applicant: 三星电子株式会社

Inventor： 林圣根 ,  金彦起 ,  曹裕英 ,  金利桓 ,  金真范 ,  朴判贵 ,  慎一揆 ,  李承勋

IPC: H01L29/06 ,  H01L29/786 ,  H01L21/336

Abstract: 提供了半导体器件及其形成方法。所述半导体器件包括：有源区；隔离区，限定所述有源区；阻挡层，位于所述有源区上；上半导体层，位于所述阻挡层上；以及栅极结构，覆盖所述上半导体层的上表面、下表面和在第一方向上的侧表面。所述第一方向是平行于所述有源区的上表面的方向，并且所述阻挡层布置在所述栅极结构与所述有源区之间。

公开(公告)号：CN103839944B

公开(公告)日：2019-03-22

申请号：CN201310585436.7

申请日：2013-11-19

Applicant: 三星电子株式会社

Inventor： 申东石 ,  姜显澈 ,  卢东贤 ,  朴判贵 ,  慎居明 ,  李来寅 ,  李哲雄 ,  郑会晟 ,  金永倬

IPC: H01L27/088 ,  H01L29/06

Abstract: 本发明公开了一种包括凹槽中的应力源的半导体器件和形成该半导体器件的方法。所述方法可以包括在有源区中形成沟槽，所述沟槽可以包括所述有源区的凹口部分。所述方法还可以包括在所述沟槽中形成嵌入式应力源。所述嵌入式应力源可以包括下部半导体层和上部半导体层，所述上部半导体层的宽度窄于所述下部半导体层的宽度。所述上部半导体层的侧部可以不与所述下部半导体层的侧部对准，并且所述上部半导体层的最上表面可以高于所述有源区的最上表面。

公开(公告)号：CN103456770B

公开(公告)日：2018-04-27

申请号：CN201310219256.7

申请日：2013-06-04

Applicant: 三星电子株式会社

Inventor： 申东石 ,  金明宣 ,  南性真 ,  朴判贵 ,  郑会晟 ,  李来寅

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/78 ,  H01L21/336

CPC classification number: H01L27/1104 ,  H01L21/02532 ,  H01L21/02636 ,  H01L21/28247 ,  H01L21/30604 ,  H01L21/823807 ,  H01L21/823814 ,  H01L27/088 ,  H01L27/1116 ,  H01L29/0847 ,  H01L29/1083 ,  H01L29/16 ,  H01L29/161 ,  H01L29/165 ,  H01L29/45 ,  H01L29/513 ,  H01L29/665 ,  H01L29/6653 ,  H01L29/6656 ,  H01L29/66575 ,  H01L29/6659 ,  H01L29/66636 ,  H01L29/7827 ,  H01L29/7833 ,  H01L29/7834 ,  H01L29/7845 ,  H01L29/7848 ,  H01L29/785 ,  H01L29/78696

Abstract: 提供了一种具有嵌入式应变诱导图案的半导体装置及其形成方法。在半导体装置中，第一有源区域具有第一∑形状，第二有源区域具有第二∑形状。当垂直于基底并且经过第一区域中的第一栅电极的侧表面的线被限定为第一垂直线时，当垂直于基底并且经过第二区域中的第二栅电极的侧表面的线被限定为第二垂直线时，当第一垂直线和第一沟槽之间的最短距离被限定为第一水平距离时，当第二垂直线和第二沟槽之间的最短距离被限定为第二水平距离时，第一水平距离和第二水平距离之间的差等于或小于1nm。

公开(公告)号：CN118173518A

公开(公告)日：2024-06-11

申请号：CN202311420224.3

申请日：2023-10-30

Applicant: 三星电子株式会社

Inventor： 申东石 ,  金正泽 ,  刘贤琯 ,  金锡勋 ,  朴判贵 ,  郑㥠珍 ,  赵南奎

IPC: H01L23/48 ,  H01L23/522 ,  H01L23/528

Abstract: 提供了能提高元件性能和可靠性的半导体器件。半导体器件包括在第一方向上延伸的有源图案和在有源图案上在第一方向上彼此隔开的多个栅极结构。每个栅极结构包括在第二方向上延伸的栅电极、栅电极的侧壁上的栅极间隔物和设置在相邻栅极结构之间的源极/漏极图案。栅极结构包括半导体衬垫层和半导体衬垫层上的半导体填充层，半导体衬垫层和半导体填充层由硅锗形成。半导体填充层包括在第三方向上突出超过有源图案的上表面的上部。半导体填充层的上部在第一方向上的最大宽度大于有源图案的上表面上的半导体填充层在第一方向的宽度。半导体衬垫层包括与有源图案接触的外表面和面向半导体填充层的内表面。在平面图中，半导体衬垫层的内表面包括凹区域。

公开(公告)号：CN116487429A

公开(公告)日：2023-07-25

申请号：CN202211558963.4

申请日：2022-12-06

Applicant: 三星电子株式会社

Inventor： 申东石 ,  刘贤琯 ,  金锡勳 ,  朴判贵 ,  金容丞 ,  金正泽

IPC: H01L29/78 ,  H01L29/51 ,  H01L21/336

Abstract: 提供了一种半导体装置。所述半导体装置包括：有源图案，包括沿第一方向延伸的下图案和在第二方向上与下图案间隔开的多个片图案；栅极结构，在下图案上且包括栅极绝缘层、栅极间隔件和沿与第一方向垂直的第三方向延伸的栅电极；源极/漏极图案，在下图案上且与每个片图案和栅极绝缘层接触；以及第一蚀刻阻挡图案，在栅极间隔件与源极/漏极图案之间。栅极间隔件包括面对栅电极并沿第三方向延伸的内侧壁和沿第一方向从栅极间隔件的内侧壁延伸的连接侧壁。源极/漏极图案包括在半导体衬垫层上的半导体填充层，半导体衬垫层与片图案接触且包括从栅极间隔件的连接侧壁延伸的刻面表面。第一蚀刻阻挡图案与半导体衬垫层的刻面表面和连接侧壁接触。