公开(公告)号：CN112349716B

公开(公告)日：2024-07-02

申请号：CN202010267941.7

申请日：2020-04-08

Applicant: 三星电子株式会社

Inventor： 李相吉 ,  赵南奎 ,  金锡勳 ,  文康薰 ,  刘贤琯 ,  李時炯

IPC: H01L27/092 ,  H01L21/8238

Abstract: 公开了一种半导体装置，所述半导体装置包括：第一有源图案，在基底的有源区域上在第一方向上延伸；第一源极/漏极图案，位于第一有源图案的上部上的凹部中；栅电极，横跨第一有源图案的上部上的第一沟道图案延伸并且在与第一方向相交的第二方向上延伸；以及有源接触件，电连接到第一源极/漏极图案。

公开(公告)号：CN116093107A

公开(公告)日：2023-05-09

申请号：CN202211241779.7

申请日：2022-10-11

Applicant: 三星电子株式会社

Inventor： 许洋 ,  赵南奎 ,  金锡勳 ,  金容丞 ,  朴判貴 ,  申东石 ,  李相吉 ,  李始炯

IPC: H01L27/092 ,  H01L29/78 ,  H01L29/08

Abstract: 提供了一种半导体装置，所述半导体装置包括：多个鳍式图案，在基底上在第一方向上彼此间隔开并在第二方向上延伸；场绝缘层，覆盖多个鳍式图案的侧壁并设置在鳍式图案之间；源极/漏极图案，在场绝缘层上连接到多个鳍式图案，源极/漏极图案包括分别连接到鳍式图案的底表面和将底表面彼此连接的至少一个连接表面；以及密封绝缘图案，沿着源极/漏极图案的连接表面和场绝缘层的上表面延伸，其中，源极/漏极图案包括掺杂有p型杂质的硅锗图案。

公开(公告)号：CN115881780A

公开(公告)日：2023-03-31

申请号：CN202210712796.8

申请日：2022-06-22

Applicant: 三星电子株式会社

Inventor： 河龙 ,  金锡勳 ,  高到贤 ,  金正泽 ,  梁炆承 ,  李相吉 ,  郑揟珍

IPC: H01L29/08 ,  H01L27/092 ,  H01L21/8238

Abstract: 公开了一种半导体装置。所述半导体装置包括：基底，包括有源图案；沟道图案，设置在有源图案上，其中，沟道图案包括竖直堆叠并彼此间隔开的多个半导体图案；源极/漏极图案，连接到半导体图案；以及栅电极，设置在半导体图案上。栅电极包括分别置于半导体图案之间的多个部分，源极/漏极图案包括与半导体图案接触的缓冲层和设置在缓冲层上的主层。缓冲层包含硅锗(SiGe)，并且包括第一半导体层和在第一半导体层上的第一回流层。第一回流层的锗浓度小于第一半导体层的锗浓度。

公开(公告)号：CN112349716A

公开(公告)日：2021-02-09

申请号：CN202010267941.7

申请日：2020-04-08

Applicant: 三星电子株式会社

Inventor： 李相吉 ,  赵南奎 ,  金锡勳 ,  文康薰 ,  刘贤琯 ,  李時炯

IPC: H01L27/092 ,  H01L21/8238

Abstract: 公开了一种半导体装置，所述半导体装置包括：第一有源图案，在基底的有源区域上在第一方向上延伸；第一源极/漏极图案，位于第一有源图案的上部上的凹部中；栅电极，横跨第一有源图案的上部上的第一沟道图案延伸并且在与第一方向相交的第二方向上延伸；以及有源接触件，电连接到第一源极/漏极图案。

公开(公告)号：CN116487429A

公开(公告)日：2023-07-25

申请号：CN202211558963.4

申请日：2022-12-06

Applicant: 三星电子株式会社

Inventor： 申东石 ,  刘贤琯 ,  金锡勳 ,  朴判贵 ,  金容丞 ,  金正泽

IPC: H01L29/78 ,  H01L29/51 ,  H01L21/336

Abstract: 提供了一种半导体装置。所述半导体装置包括：有源图案，包括沿第一方向延伸的下图案和在第二方向上与下图案间隔开的多个片图案；栅极结构，在下图案上且包括栅极绝缘层、栅极间隔件和沿与第一方向垂直的第三方向延伸的栅电极；源极/漏极图案，在下图案上且与每个片图案和栅极绝缘层接触；以及第一蚀刻阻挡图案，在栅极间隔件与源极/漏极图案之间。栅极间隔件包括面对栅电极并沿第三方向延伸的内侧壁和沿第一方向从栅极间隔件的内侧壁延伸的连接侧壁。源极/漏极图案包括在半导体衬垫层上的半导体填充层，半导体衬垫层与片图案接触且包括从栅极间隔件的连接侧壁延伸的刻面表面。第一蚀刻阻挡图案与半导体衬垫层的刻面表面和连接侧壁接触。

公开(公告)号：CN114639734A

公开(公告)日：2022-06-17

申请号：CN202111326140.4

申请日：2021-11-10

Applicant: 三星电子株式会社

Inventor： 郑㥠珍 ,  高到贤 ,  金锡勳 ,  金正泽 ,  朴判贵 ,  梁炆承 ,  崔珉姬 ,  河龙

IPC: H01L29/78 ,  H01L27/092

Abstract: 提供了一种半导体装置，所述半导体装置包括：有源图案，包括下图案和多个片图案；栅极结构，设置在下图案上并且围绕多个片图案；以及源极/漏极图案，填充源极/漏极凹陷并且形成在栅极结构的至少一侧上。源极/漏极图案包括沿着源极/漏极凹陷延伸并且接触下图案的第一半导体图案以及依次地设置在第一半导体图案上的第二半导体图案和第三半导体图案，第三半导体图案的下表面设置在最下面的片图案的下表面下方，第三半导体图案的侧表面包括平面部分，并且在第三半导体图案的下表面上的第二半导体图案的厚度与在第三半导体图案的侧表面的平面部分上的第二半导体图案的厚度不同。

公开(公告)号：CN114078948A

公开(公告)日：2022-02-22

申请号：CN202110534075.8

申请日：2021-05-17

Applicant: 三星电子株式会社

Inventor： 崔珉姬 ,  赵槿汇 ,  姜明吉 ,  金锡勳 ,  金洞院 ,  朴判贵 ,  申东石

IPC: H01L29/06 ,  H01L27/02

Abstract: 提供了一种集成电路装置。所述集成电路装置包括：鳍型有源区，在基底上沿着第一水平方向；器件隔离层，位于鳍型有源区的相对的侧壁上；栅极结构，沿着与第一水平方向交叉的第二水平方向，栅极结构位于鳍型有源区上并位于器件隔离层上；以及源极/漏极区，位于鳍型有源区上，源极/漏极区与栅极结构相邻并包括顺序地堆叠在鳍型有源区上的外阻挡层、内阻挡层和主体层，并且外阻挡层和主体层中的每个包括Si1‑xGex层，其中，x≠0，并且内阻挡层包括Si层。