-
公开(公告)号：CN113921064A
公开(公告)日：2022-01-11
申请号：CN202110742334.6
申请日：2021-07-01
Applicant: 三星电子株式会社
Abstract: 一种存储器设备，包括：存储器单元阵列，其包括多个存储器单元；电压生成器，被配置为生成用于存储器单元的编程操作和验证操作的电压；以及控制逻辑，被配置为在向存储器单元阵列写入数据的同时执行多个编程循环，使得执行包括编程操作和验证操作的第一至第N(例如，N≥1)编程循环，并且当第N编程循环中的编程操作的通过/失败确定指示通过时，执行其中跳过验证操作的至少两个编程循环。
-
公开(公告)号：CN102543192A
公开(公告)日：2012-07-04
申请号：CN201110453269.1
申请日：2011-12-30
Applicant: 三星电子株式会社
IPC: G11C16/10
CPC classification number: G11C11/5628 , G11C16/10 , G11C16/12 , G11C16/3418 , G11C16/3459
Abstract: 在根据示例实施例的、对包括多个存储多比特数据的多电平单元的非易失性存储器件的编程方法中，执行最低有效位(LSB)编程操作，以对多个多电平单元中的多比特数据的LSB进行编程。执行最高有效位(MSB)编程操作，以对多个多电平单元中的多比特数据的MSB进行编程。为了执行MSB编程操作，对多个多电平单元当中待被编程到多个目标编程状态当中的最高目标编程状态的第一多电平单元执行MSB预编程操作，并且执行MSB主编程操作，以将多个多电平单元编程到与多比特数据相对应的多个目标编程状态。
-
公开(公告)号：CN116129974A
公开(公告)日：2023-05-16
申请号：CN202211096242.6
申请日：2022-09-06
Applicant: 三星电子株式会社
Abstract: 提供了非易失性存储装置以及操作非易失性存储装置的方法。通过基于一个或更多个分组读取电压针对一条或更多条干扰源字线执行读取操作，来将连接到所述一条或更多条干扰源字线的干扰源存储单元分组成干扰源单元组，其中所述干扰源字线与存储块的字线当中的对应于读取地址的选定字线相邻。将连接到所述选定字线的选定存储单元分组成分别对应于所述干扰源单元组的选定单元组。确定分别对应于所述选定单元组的组读取条件并且基于所述组读取条件针对所述多个选定单元组执行组读取操作。通过根据操作环境的变化将所述选定存储单元分组成所述选定单元组来减少读取错误。
-
公开(公告)号：CN116088748A
公开(公告)日：2023-05-09
申请号：CN202210916025.0
申请日：2022-08-01
Applicant: 三星电子株式会社
IPC: G06F3/06
Abstract: 公开了存储器件、操作其的方法及操作包括其的存储设备的方法，所述存储器件包括历史表并且与存储控制器进行通信。一种操作所述存储器件的方法包括：从所述存储控制器接收指示所述存储器件中的第一存储块的第一核心操作的第一请求；响应于所述第一请求，参考所述历史表来确定所述第一存储块的历史数据具有第一值还是第二值；当确定所述第一存储块的历史数据具有所述第一值时，对所述第一存储块执行对应于第一类型的所述第一核心操作；以及在对所述第一存储块执行了对应于所述第一类型的所述第一核心操作之后，将所述历史表中的所述第一存储块的历史数据从所述第一值更新为所述第二值。
-
公开(公告)号：CN114242140A
公开(公告)日：2022-03-25
申请号：CN202111006312.X
申请日：2021-08-30
Applicant: 三星电子株式会社
Abstract: 提供了非易失性存储装置、其编程方法和具有其的存储设备。所述对非易失性存储装置进行编程的方法包括：在编程循环中执行单脉冲编程操作；确定在编程循环中条件是否被满足；以及当条件被满足时，在下一个编程循环中执行多脉冲编程操作。单脉冲编程操作包括施加第一编程脉冲和施加多个验证脉冲，多脉冲编程操作包括施加第二编程脉冲、施加第三编程脉冲和施加多个验证脉冲，并且第二编程脉冲和第三编程脉冲的电平均比第一编程脉冲的电平低。
-
Patent Agency Ranking
公开(公告)号：CN107093453B
公开(公告)日：2020-08-18
申请号：CN201710058923.6
申请日：2011-12-30
Applicant: 三星电子株式会社
Abstract: 公开了一种非易失性存储器件的编程方法，该非易失性存储器件包括耦合到字线的多个多电平单元，该方法包括：执行对所述多个多电平单元中的多比特数据的最低有效位LSB进行编程的LSB编程操作；以及执行对所述多个多电平单元中的多比特数据的最高有效位MSB进行编程的MSB编程操作，MSB编程操作包括MSB预编程操作和MSB主编程操作，MSB预编程操作对所述多个多电平单元当中的、待被编程到多个目标编程状态当中的最高目标编程状态的第一多电平单元进行MSB预编程，MSB主编程操作将所述多个多电平单元编程到与多比特数据相对应的所述多个目标编程状态。
-
公开(公告)号：CN110364208A
公开(公告)日：2019-10-22
申请号：CN201910180927.0
申请日：2019-03-11
Applicant: 三星电子株式会社
Abstract: 公开一种存储器装置。一种存储器装置包括：页缓冲器单元，包括多个锁存器，所述多个锁存器根据由选择的存储器单元的字线提供的多个虚设信号，锁存选择的存储器单元的多条虚设数据中的每条虚设数据；控制逻辑，将所述多个锁存器中的第一计数锁存器的计数值与参考计数值进行比较，根据比较结果确定是否对不同于第一计数锁存器的第二计数锁存器进行计数，并且校正在读取操作中由选择的存储器单元的字线提供的读取信号的电压电平。
-
公开(公告)号：CN109671462A
公开(公告)日：2019-04-23
申请号：CN201810863665.3
申请日：2018-08-01
Applicant: 三星电子株式会社
IPC: G11C16/26
CPC classification number: G11C16/10 , G06K9/6223 , G06K9/6226 , G11C5/063 , G11C8/12 , G11C16/08 , G11C16/3445 , G11C16/3459 , G11C29/021 , G11C29/028 , G11C29/50004 , G11C16/26
Abstract: 一种包括控制器的存储设备的操作方法：从非易失性存储器接收读取数据；基于接收到的读取数据测量分别对应于非易失性存储器的多个存储单元块的多个阈值电压分布；基于所测量的多个阈值电压分布来测量多个存储单元块之间的分布变化；基于所测量的分布变化来动态地确定用于非易失性存储器的操作参数；以及向非易失性存储器发送操作命令、地址和与该地址相对应的至少一个操作参数。
-
公开(公告)号：CN107093453A
公开(公告)日：2017-08-25
申请号：CN201710058923.6
申请日：2011-12-30
Applicant: 三星电子株式会社
Abstract: 公开了一种非易失性存储器件的编程方法，该非易失性存储器件包括耦合到字线的多个多电平单元，该方法包括：执行对所述多个多电平单元中的多比特数据的最低有效位LSB进行编程的LSB编程操作；以及执行对所述多个多电平单元中的多比特数据的最高有效位MSB进行编程的MSB编程操作，MSB编程操作包括MSB预编程操作和MSB主编程操作，MSB预编程操作对所述多个多电平单元当中的、待被编程到多个目标编程状态当中的最高目标编程状态的第一多电平单元进行MSB预编程，MSB主编程操作将所述多个多电平单元编程到与多比特数据相对应的所述多个目标编程状态。
-
公开(公告)号：CN119473947A
公开(公告)日：2025-02-18
申请号：CN202411042088.3
申请日：2024-07-31
Applicant: 三星电子株式会社
Abstract: 提供了存储器装置、存储器装置的操作方法、以及存储器系统。该存储器装置包括存储器单元阵列；页缓冲器，其包括对应于页的多个存储器单元的缓冲器单元；控制逻辑，其被配置为控制第一读取操作，使得针对第一页的基于正常读取电平的第一硬判决数据和基于偏移电平的第一软判决数据存储在页缓冲器中。控制逻辑被配置为响应于请求从存储器控制器读取第二页的第一命令而在已经开始针对第二页的第二读取操作之后，执行将第一硬判决数据输出到存储器控制器的控制操作，并且在响应于来自存储器控制器的第二命令而执行第二读操作的同时，将第一软判决数据输出到存储器控制器。
-
-
-
-
-
-
-
-
-
Search Results
27
records
(took 0.029 seconds)
