-
-
公开(公告)号：CN108399931B
公开(公告)日：2022-02-01
申请号：CN201711282951.2
申请日：2017-12-07
Applicant: 三星电子株式会社
Abstract: 提供了非易失性存储装置。所述非易失性存储装置包括：存储单元阵列，具有多个面；多个页缓冲器，布置为与多个面中的每个面对应；以及控制逻辑电路，被配置为向多个页缓冲器中的每个页缓冲器传输位线设定信号。多个页缓冲器中的每个包括被配置为响应于位线设定信号对感测节点和位线进行预充电的预充电电路以及被配置为响应于位线截止信号执行位线截止操作的截止电路。控制逻辑电路被配置为当位线设定信号的电平根据位线截止信号的梯度而改变时来控制转换时间，其中，位线截止信号从第一电平改变为第二电平。
-
公开(公告)号：CN108091365B
公开(公告)日：2021-11-09
申请号：CN201710547418.8
申请日：2017-07-06
Applicant: 三星电子株式会社
Abstract: 提供了一种非易失性存储装置，所述非易失性存储装置包括单元串，单元串具有连接到一条位线的多个存储单元。页缓冲器经由感测节点连接到位线并经由位线连接到单元串。页缓冲器包括用于存储位线设定信息的第一锁存器和用于存储强制信息的第二锁存器。第一锁存器被构造为将位线设定信息输出到感测节点，第二锁存器被构造为独立于第一锁存器将强制信息输出到感测节点。
-
公开(公告)号：CN108346447A
公开(公告)日：2018-07-31
申请号：CN201711120376.6
申请日：2017-11-13
Applicant: 三星电子株式会社
CPC classification number: G11C16/0483 , G11C11/4094 , G11C11/5628 , G11C16/08 , G11C16/10 , G11C16/24 , G11C16/26 , G11C16/30 , G11C16/3427
Abstract: 提供了对包括N条串选择线、字线、第一位线组和第二位线组的非易失性存储器件进行编程的方法。该方法可以包括：响应于顺序施加的第一地址至第N地址，通过顺序地选择所述N条串选择线来顺序地对连接到字线和包括在第一位线组中的至少一条位线的第一存储器单元进行编程；然后响应于顺序施加的第N+1地址至第2N地址，通过顺序地选择所述N条串选择线之一来顺序地对连接到字线和包括在第二位线组中的至少一条位线的第二存储器单元进行编程。
-
公开(公告)号：CN108091365A
公开(公告)日：2018-05-29
申请号：CN201710547418.8
申请日：2017-07-06
Applicant: 三星电子株式会社
CPC classification number: G11C16/10 , G11C16/0483 , G11C16/08 , G11C16/26 , G11C16/3459
Abstract: 提供了一种非易失性存储装置，所述非易失性存储装置包括单元串，单元串具有连接到一条位线的多个存储单元。页缓冲器经由感测节点连接到位线并经由位线连接到单元串。页缓冲器包括用于存储位线设定信息的第一锁存器和用于存储强制信息的第二锁存器。第一锁存器被构造为将位线设定信息输出到感测节点，第二锁存器被构造为独立于第一锁存器将强制信息输出到感测节点。
-
Patent Agency Ranking
公开(公告)号：CN107767913A
公开(公告)日：2018-03-06
申请号：CN201710695642.1
申请日：2017-08-15
Applicant: 三星电子株式会社
CPC classification number: G06F3/0653 , G06F3/0604 , G06F3/0679 , G06F13/16 , G11C7/1063 , G11C7/20 , G11C7/22 , G11C16/0483 , G11C16/20 , G11C16/32 , G11C16/16 , G11C16/28
Abstract: 提供了一种用于输出存储装置的内部状态的装置和使用该装置的存储系统。该装置包括：状态信号生成电路，生成指示存储装置的内部操作状态的第一信号；以及状态信号输出控制电路，接收第一信号，并且基于芯片使能信号或初始设置的功能命令或这两者将第二信号输出到输出焊盘。第一信号指示两个状态中的一个状态，并且第二信号指示三个状态中的一个状态。
-
公开(公告)号：CN119673252A
公开(公告)日：2025-03-21
申请号：CN202410303703.5
申请日：2024-03-18
Applicant: 三星电子株式会社
Abstract: 公开了非易失性存储器装置和存储器系统。所述非易失性存储器装置包括：存储器单元阵列，用于存储原始设置数据；页缓冲器电路，通过多条位线连接到存储器单元阵列；以及安全缓冲器和控制电路。安全缓冲器包括访问控制电路和具有受限访问的多个寄存器，并且所述多个寄存器存储在初始化序列中通过页缓冲器电路从存储器单元阵列向下转储的原始设置数据。控制电路控制页缓冲器电路和安全缓冲器。所述多个寄存器包括第一寄存器和第二寄存器。响应于第一寄存器被访问，访问控制电路与访问第一寄存器同时访问第二寄存器中的至少一部分寄存器。
-
公开(公告)号：CN119274604A
公开(公告)日：2025-01-07
申请号：CN202410191954.9
申请日：2024-02-21
Applicant: 三星电子株式会社
Abstract: 公开了操作存储装置的方法和存储装置，存储装置包括存储控制器和非易失性存储器装置。所述方法包括：通过存储控制器向非易失性存储器装置提供指示目标存储器块的字线选择操作的第一请求；通过非易失性存储器装置基于第一请求获得目标存储器块的多条字线的分布信息；通过非易失性存储器装置基于分布信息确定所述多条字线之中的劣化字线；以及通过非易失性存储器装置向存储控制器提供指示劣化字线的字线信息。
-
公开(公告)号：CN118116439A
公开(公告)日：2024-05-31
申请号：CN202311462210.8
申请日：2023-11-06
Applicant: 三星电子株式会社
Abstract: 公开了一种非易失性存储器装置及其操作方法，该非易失性存储器装置包括：存储器单元阵列，其包括连接到多条字线的多个存储器单元；地址解码器，其基于从包括第一温度传感器的外部装置接收的地址来控制多条字线当中的所选字线；第二温度传感器，其测量多个存储器单元当中的连接到所选字线的第一存储器单元的读温度；以及温度补偿电路，其基于读温度和由第一温度传感器测量出的第一存储器单元的编程温度来计算读电平偏移，并且基于读电平偏移来生成补偿读电压。地址解码器还被配置为将补偿读电压提供给所选字线。
-
公开(公告)号：CN109410999B
公开(公告)日：2023-12-01
申请号：CN201810325034.6
申请日：2018-04-12
Applicant: 三星电子株式会社
Abstract: 提供了一种由非易失性存储器器件进行的方法，该方法可以包含：发起对应于多个编程循环当中的第一编程循环的第一编程操作；在第一编程操作期间接收紧急读取操作的暂停命令；基于暂停命令，从与接收暂停命令同时的第一时刻和在完成第一编程操作之后的第二时刻两者之一确定复原时刻；以及通过将复原电压施加到所选择的字线，在所确定的复原时刻发起复原。
-
-
-
-
-
-
-
-
-
Search Results
24
records
(took 0.043 seconds)
