-
公开(公告)号：CN107045891A
公开(公告)日：2017-08-15
申请号：CN201610944976.3
申请日：2016-11-02
Applicant: 三星电子株式会社
CPC classification number: G11C11/5642 , G11C7/08 , G11C11/5628 , G11C16/0483 , G11C16/20 , G11C16/32 , G11C16/3404 , G11C16/26
Abstract: 本发明提供了一种操作非易失性存储器装置的方法，所述方法包括：接收第一读命令；响应于第一读命令执行第一读出操作；以及接收第二读命令。所述方法还包括：当在完成第一读出操作之前接收到第二读命令时，在不执行恢复操作的情况下完成对应于第一读命令的存储器操作；以及响应于第二读命令执行第二读出操作。
-
公开(公告)号：CN100483550C
公开(公告)日：2009-04-29
申请号：CN03147064.5
申请日：2003-09-12
Applicant: 三星电子株式会社
IPC: G11C16/06
CPC classification number: G11C29/82 , G11C29/846 , G11C2216/22
Abstract: 一个闪存装置能够包括一个第一冗余电路，用来向所述闪存提供用于读操作的读修正信息。闪存装置还能够包括一个与第一冗余电路分开的第二冗余电路，用来向闪存提供用于写操作的写修正信息。闪存装置能够包括一个专用的读操作冗余电路，用来提供读修正信息；以及一个专用的写操作冗余电路，用来提供写修正信息。闪存装置还能够包括一个第一冗余电路，用来存储闪存中一个有缺陷的存储单元的地址；以及一个与第一冗余电路分开的第二冗余电路，用来存储一个有缺陷的存储单元的地址。
-
公开(公告)号：CN108346452B
公开(公告)日：2023-05-02
申请号：CN201710056587.1
申请日：2017-01-25
Applicant: 三星电子株式会社
Abstract: 提供了非易失性存储器装置、存储器装置和对存储器装置进行错误检查和纠正(ECC)操作的方法。存储器单元阵列包括形成在相对于基底沿垂直方向延伸的垂直沟道中的存储器单元。垂直沟道平行于第一方向以Z字形方式布置。读写电路经由位线连接到存储器单元。地址解码器对地址进行解码以将解码的地址信号提供到读写电路。存储器单元包括外单元和内单元。外单元中的一个外单元与共源极节点之间的距离小于内单元中的一个内单元与共源极节点之间的距离。存储器单元的数据分布在ECC扇区之中，存储器单元的数据输入输出顺序被布置为使得每个ECC扇区具有基本相同数目的外单元和内单元。每个ECC扇区对应于ECC操作单元。
-
公开(公告)号：CN113496724A
公开(公告)日：2021-10-12
申请号：CN202110362975.9
申请日：2021-04-02
Applicant: 三星电子株式会社
Abstract: 提供了一种非易失性存储器设备和操作方法。非易失性存储器设备包括：存储器单元阵列，包括多个平面，每个平面包括多个存储器块；地址解码器，连接到存储器单元阵列；电压生成器，被配置为向地址解码器施加操作电压；页缓冲器电路，包括与每个平面相对应的页缓冲器；数据输入/输出电路，连接到被配置为输入和输出数据的页缓冲器电路；以及控制单元，被配置为控制地址解码器、电压生成器、页缓冲器电路和数据输入/输出电路的操作，其中，控制单元被配置为通过检查访问地址的存储器块是否是坏块来在多操作或单一操作中操作。
-
Patent Agency Ranking
公开(公告)号：CN113257320A
公开(公告)日：2021-08-13
申请号：CN202110078483.7
申请日：2021-01-20
Applicant: 三星电子株式会社
Abstract: 一种非易失性存储器设备，包括处理电路，处理电路被配置为向第一字线施加子电压，基于连接到第一字线的多个第一存储器单元的阈值电压分布确定期望的第一读取电压，向第二字线施加子电压，基于连接到第二字线的多个第二存储器单元的阈值电压分布确定期望的第二读取电压，在同时读取连接到第一字线的第一存储器单元时向第一字线施加期望的第一读取电压，并且在同时读取连接到第二字线的第二存储器单元时向第二字线施加期望的第二读取电压，期望的第二读取电压与期望的第一读取电压不同。
-
公开(公告)号：CN109300498A
公开(公告)日：2019-02-01
申请号：CN201810812877.9
申请日：2018-07-23
Applicant: 三星电子株式会社
Abstract: 本公开提供了一种非易失性存储装置、其操作方法以及包括其的存储设备。所述非易失性存储装置包括存储单元阵列，所述存储单元阵列包括多个存储单元。所述方法包括：所述非易失性存储装置基于所接收到的命令来确定操作模式，所述非易失性存储装置基于所确定的操作模式产生比较电压，所述非易失性存储装置将所述比较电压与参考电压相比较以产生比较结果，以及所述非易失性存储装置根据所述比较结果对所述存储单元中的至少一个执行恢复操作。
-
公开(公告)号：CN107068190A
公开(公告)日：2017-08-18
申请号：CN201710023495.3
申请日：2017-01-12
Applicant: 三星电子株式会社
IPC: G11C16/34
Abstract: 一种对作为包括多个页的非易失性存储器设备的闪存设备进行编程的方法，包括：通过以下操作来执行编程操作的第N编程循环：将第N所选编程电压施加到所述多个页中的所选字线，并且通过将编程验证电压施加到所选字线来执行编程验证操作；对与所选字线相连接的存储单元中阈值电压大于或等于编程验证电压的存储单元的数量进行计数；基于计数的结果和第N编程循环的操作条件生成编程电压修正值；以及将编程电压修正值加到在第N编程循环之后执行的第M编程循环的第M预设编程电压，其中M＞N。
-
公开(公告)号：CN102446553B
公开(公告)日：2016-12-14
申请号：CN201110293638.5
申请日：2011-09-29
Applicant: 三星电子株式会社
Abstract: 一种快闪存储器的字线电压生成方法包括：使用正电压生成器生成编程电压；使用负电压生成器生成与多个负数据状态相对应的多个负编程验证电压；以及使用所述正电压生成器生成与至少一个或多个状态相对应的至少一个或多个编程验证电压。生成多个负编程验证电压包括：生成第一负验证电压；放电负电压生成器的输出，使其变得高于所述第一负验证电压；以及执行负电荷泵浦操作，直到负电压生成器的输出达到第二负验证电压电平。
-
公开(公告)号：CN1495799A
公开(公告)日：2004-05-12
申请号：CN03147064.5
申请日：2003-09-12
Applicant: 三星电子株式会社
IPC: G11C16/06
CPC classification number: G11C29/82 , G11C29/846 , G11C2216/22
Abstract: 一个闪存装置能够包括一个第一冗余电路，用来向所述闪存提供用于读操作的读修正信息。闪存装置还能够包括一个与第一冗余电路分开的第二冗余电路，用来向闪存提供用于写操作的写修正信息。闪存装置能够包括一个专用的读操作冗余电路，用来提供读修正信息；以及一个专用的写操作冗余电路，用来提供写修正信息。闪存装置还能够包括一个第一冗余电路，用来存储闪存中一个有缺陷的存储单元的地址；以及一个与第一冗余电路分开的第二冗余电路，用来存储一个有缺陷的存储单元的地址。
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.034 seconds)
