公开(公告)号：CN1283871A

公开(公告)日：2001-02-14

申请号：CN00121789.5

申请日：2000-08-01

Applicant: 株式会社日立制作所 ,  日立超大规模集成电路系统株式会社 ,  日立东部半导体株式会社

Inventor： 川村昌靖 ,  中村淳 ,  坂口良宽 ,  木下嘉隆 ,  高桥康 ,  井上吉彦

IPC: H01L27/10 ,  H01L25/065

CPC classification number: H01L23/49537 ,  G11C5/02 ,  G11C5/025 ,  G11C5/04 ,  G11C5/06 ,  G11C8/12 ,  H01L23/4951 ,  H01L23/49575 ,  H01L23/50 ,  H01L24/06 ,  H01L24/48 ,  H01L24/49 ,  H01L25/105 ,  H01L2224/04042 ,  H01L2224/05554 ,  H01L2224/05599 ,  H01L2224/06136 ,  H01L2224/32245 ,  H01L2224/48091 ,  H01L2224/48247 ,  H01L2224/4826 ,  H01L2224/49171 ,  H01L2224/73215 ,  H01L2224/85399 ,  H01L2225/1005 ,  H01L2225/1029 ,  H01L2225/107 ,  H01L2924/00014 ,  H01L2924/01004 ,  H01L2924/01005 ,  H01L2924/01006 ,  H01L2924/01014 ,  H01L2924/01019 ,  H01L2924/01023 ,  H01L2924/01033 ,  H01L2924/01039 ,  H01L2924/01041 ,  H01L2924/01042 ,  H01L2924/01055 ,  H01L2924/01059 ,  H01L2924/01075 ,  H01L2924/01076 ,  H01L2924/01082 ,  H01L2924/01087 ,  H01L2924/014 ,  H01L2924/13091 ,  H01L2924/14 ,  H01L2924/181 ,  H01L2924/19041 ,  H01L2924/3011 ,  H01L2224/45099 ,  H01L2924/00 ,  H01L2924/00012

Abstract: 借助于将其背表面彼此层叠,二个各接受2位单元存储器存取的存储器芯片被装配成叠层结构,以便进行4位单元存储器存取。存储器模块被构造成其中二个各接受2位单元存储器存取的存储器芯片借助于将其背表面彼此层叠而被装配成叠层结构以便进行4位单位存储器存取的多个这种半导体存储器件,被安装在正方形且沿其一边制作有电极的安装电路板上。

公开(公告)号：CN1163479A

公开(公告)日：1997-10-29

申请号：CN97102557.6

申请日：1997-02-25

Applicant: 株式会社日立制作所 ,  日立东部半导体株式会社

Inventor： 管野利夫 ,  津久井诚一郎 ,  常田健佑

IPC: H01L23/50 ,  H01L21/60 ,  H05K1/18

CPC classification number: H01L2224/48091 ,  H01L2224/4826 ,  H01L2924/3025 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 一种存储模块MM，其中的模块布线衬底5装配有用来任意转换待要输入到存储器1的功能转换脚FP0和FP1的功能转换信号的功能转换装置KK1和KK2。而且，利用这些功能转换装置KK1和KK2，功能转换信号被任意地从任何不连接、电源电压VCC和地电位VSS转换。这些信号被一起输入到所有的安装的存储器1以转换和任意设定包括读出模式和刷新周期的各种功能。

公开(公告)号：CN1905147A

公开(公告)日：2007-01-31

申请号：CN200610101828.1

申请日：2001-02-15

Applicant: 株式会社日立制作所 ,  日立东部半导体株式会社

Inventor： 石津昭夫 ,  高岛一寿 ,  大场四郎 ,  小林义彦 ,  伊田勤 ,  芳贺茂 ,  高田进 ,  神代岩道 ,  荒井德长 ,  挂川佑次

IPC: H01L21/60 ,  H01L21/66

CPC classification number: H01L24/97 ,  H01L2224/32225 ,  H01L2224/48091 ,  H01L2224/48227 ,  H01L2224/73265 ,  H01L2224/92247 ,  H01L2224/97 ,  H01L2924/1306 ,  H01L2924/14 ,  H01L2924/15787 ,  H01L2924/19105 ,  H01L2924/00014 ,  H01L2924/00

Abstract: 一种减少生产步骤数目和进行流水线生产的半导体器件制造方法，该方法通过将芯片部件(22)和半导体切片(21)装配到经过检查的多单元基片(27)中包含的布线板(2)上，其中布线板(2)，即在当对多单元基片(27)进行检查时发现有欠缺的单元上固定一个废品标记(2e)，在接着的一系列装配步骤的每个步骤中识别该废品标记，略去否则需要对具有废品标记(2e)的布线板(2)进行的任何工作，从而使生产线实现流水化。

公开(公告)号：CN1104743C

公开(公告)日：2003-04-02

申请号：CN95109627.3

申请日：1995-07-20

Applicant: 株式会社日立制作所 ,  日立东部半导体株式会社

Inventor： 丹场裕子 ,  长谷明广 ,  冈崎孝男

IPC: H01L23/60

CPC classification number: H01L27/0251 ,  H01L27/0255 ,  H01L27/0266 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 在由多个电子电路组成的半导体集成电路(这些电路分别配置了实现信号传输的接口电路并由多个独立的电源引线端供电)中配置了保护元件，它们分别具有在电源正常状态下使元件关闭的高阈值电压，并将避免静电击穿的一电阻和一二极管连到位于电路间执行信号传输的接口电路的一个输入MOSFET的栅上。即使当触摸时的静电引起的高压加到各电源引线端时，通过保护元件或包含电阻和二极管的防止静电击穿电路，可避免接口电路的静电击穿。

公开(公告)号：CN1400606A

公开(公告)日：2003-03-05

申请号：CN02127185.2

申请日：2002-07-30

Applicant: 尔必达存储器股份有限公司 ,  日立东部半导体株式会社 ,  株式会社日立制作所

Inventor： 西尾洋二 ,  船场诚司 ,  柴田佳世子 ,  管野利夫 ,  池田博明 ,  饭塚拓夫 ,  反町正之

IPC: G11C8/00 ,  G11C11/4063

CPC classification number: G11C5/04 ,  G11C5/00 ,  G11C7/1072 ,  G11C7/1078 ,  G11C7/109 ,  G11C7/222 ,  H03L7/0814

Abstract: 假设安装存储器装置数量的最大值，固定和设置外部延迟复制电路。要求的频带分为多个子频带，输出缓存器的延迟时间和内部延迟复制电路互相转换，使用每个子频带，从而设定内部延迟复制电路实际最大值和实际最小值。选择针能选择内部延迟复制电路的延迟时间，有必要有效保证内部时钟信号的设定时间和保持时间，延迟锁存环电路在要求频带的寄存器的锁存操作中，产生内部时钟信号，有可允许的存储器装置数目，不考虑频率的级别和安装存储器装置的数目。

公开(公告)号：CN1400514A

公开(公告)日：2003-03-05

申请号：CN02127186.0

申请日：2002-07-30

Applicant: 尔必达存储器股份有限公司 ,  日立东部半导体株式会社 ,  株式会社日立制作所

Inventor： 西尾洋二 ,  船场诚司 ,  柴田佳世子 ,  管野利夫 ,  池田博明 ,  饭塚拓夫 ,  反町正之

IPC: G06F1/10 ,  G06F12/00

CPC classification number: G11C7/109 ,  G11C7/1078 ,  G11C7/1087 ,  G11C8/06 ,  G11C2207/107

Abstract: 本发明涉及安装存储装置不受数量限制的寄存器和存储模块。第一和第二预处理触发器通过一时钟锁存输入到寄存器中的指令/地址信号，该时钟的频率是外部时钟信号和它的反相信号频率的1/2。因此，将指令/地址信号解压为一组信号，该组信号临时具有两倍的周期。例如，这组信号之一仅具有第偶数指令/地址信号的数据内容，而另一信号仅具有第奇数指令/地址信号的数据内容。因为这组信号的周期是指令/地址信号的两倍，第一和第二后处理触发器能根据由延迟锁定环路电路产生的内部时钟信号来锁存信号，在这种状态下，能够充分保证设置时间和保持时间。