公开(公告)号：CN103795026A

公开(公告)日：2014-05-14

申请号：CN201410071681.0

申请日：2014-02-28

Applicant: 北京大学

Inventor： 王源 ,  陆光易 ,  曹健 ,  贾嵩 ,  张兴

IPC: H02H3/20 ,  H02H9/04 ,  H01L23/60

Abstract: 本发明公开了一种输入级ESD保护电路，涉及深亚微米工艺下集成电路静电放电保护设计的技术领域。本发明公开的输入级ESD保护电路包括二极管串、电源钳位ESD保护电路、ESD幅值特征探测模块以及传输门模块。本发明提出的输入级ESD保护电路能够在输入压焊点对地的正向ESD冲击下，有效的把输入级的栅氧化层和输入压焊点间的电连接关系断开，使得输入级的栅氧化层免受ESD事件带来的过压击穿，同时，在正常数据传输时，保证信号基本没有衰减。

公开(公告)号：CN102522106B

公开(公告)日：2014-04-23

申请号：CN201110415399.6

申请日：2011-12-13

Applicant: 北京大学

Inventor： 贾嵩 ,  张洵 ,  王源

IPC: G11C7/06

Abstract: 本发明公开了一种高速低功耗WTA灵敏放大器，涉及集成电路技术领域，特别涉及一种包括：依次连接的电流传送电路、放大触发电路、以及放大电路，所述放大触发电路包括：第一NMOS管、第二NMOS管、第三NMOS管、第四NMOS管、第五NMOS管、以及第六NMOS管。本发明通过设置两个伪电流源，降低了WTA灵敏放大器的耗电量、并提高了放大速度。

公开(公告)号：CN102185305B

公开(公告)日：2014-02-26

申请号：CN201110129544.4

申请日：2011-05-18

Applicant: 北京大学

Inventor： 陆光易 ,  王源 ,  贾嵩 ,  张钢刚 ,  张兴

IPC: H02H9/04

Abstract: 本发明涉及集成电路芯片静电放电保护技术领域，特别涉及一种高可靠性电源钳位ESD保护电路，该ESD保护电路包括：依次连接的电容-电阻模块(1)、钳位晶体管开启模块(2)、以及钳位晶体管(4)，还包括：钳位晶体管关断模块(3)，分别与所述电容-电阻模块(1)和钳位晶体管(4)连接。本发明通过将控制钳位晶体管开启和关断的电路结构分开，使得在ESD保护电路中电容-电阻模块的时间常数很小的情况下，使钳位晶体管有足够长的开启时间。

公开(公告)号：CN103227635A

公开(公告)日：2013-07-31

申请号：CN201310156562.0

申请日：2013-04-28

Applicant: 北京大学

Inventor： 贾嵩 ,  吕世公 ,  刘黎 ,  王源 ,  张钢刚

IPC: H03K19/0948

Abstract: 本发明公开了一种高速低功耗的CMOS全加器及其运算方法，所述全加器包括：异或和同或产生电路、进位输出电路和求本位和电路；异或和同或产生电路用于产生中间信号：异或信号P和同或信号异或和同或产生电路和进位输出电路共同产生进位输出信号；异或和同或产生电路、进位输出电路和求本位和电路共同产生CMOS全加器的本位和输出信号。本发明在保证传统CMOS全加器良好的驱动能力和健壮性的同时，减少全加器的中间节点和电容，减小输入信号的负载，减少使用晶体管的数量，在提高速度的同时，也降低功耗。当全加器单元构成Ｎ位纹波进位加法器链的时候，这种高速和低功耗的优势将更加明显。

公开(公告)号：CN102170118B

公开(公告)日：2013-07-17

申请号：CN201110108194.3

申请日：2011-04-28

Applicant: 北京大学

Inventor： 张雪琳 ,  王源 ,  贾嵩 ,  张钢刚 ,  张兴

IPC: H01L23/60 ,  H02H9/02

Abstract: 本发明提供了一种电源箝位ESD保护电路，包括：电源管脚；接地管脚；R-C电路，用于感应ESD电压，包括连接于电源管脚和第一节点之间的阻抗元件和连接在第一节点和第二节点之间的容抗元件，其中，第二节点并非直接连接到接地管脚；触发电路，其连接于电源管脚、接地管脚和R-C电路之间，用于根据第一节点和第二节点的电平产生一个ESD触发信号；偏置电路，其连接在电源管脚和接地管脚之间，用于为第二节点提供一个偏置电压；以及，箝位电路，其连接在电源管脚、接地管脚和触发电路之间，用于在接收到ESD触发信号后提供一个电源与地之间的低阻通道，以泄放静电电流。该电路能够有效抑制静电保护电路的漏电电流，有效保护内部电路不受静电损伤。

公开(公告)号：CN102244105B

公开(公告)日：2013-07-03

申请号：CN201110166667.5

申请日：2011-06-20

Applicant: 北京大学

Inventor： 张鹏 ,  王源 ,  贾嵩 ,  张钢刚 ,  张兴

IPC: H01L29/87 ,  H01L29/74 ,  H01L29/06

CPC classification number: H01L29/87

Abstract: 本发明涉及半导体集成芯片的保护电路技术领域，特别涉及一种具有高维持电压低触发电压ESD特性的晶闸管，所述晶闸管从下至上依次包括：衬底层(311)、阱区层和栅氧层，所述阱区层包括N阱区和P阱区，所述N阱区邻接所述P阱区，所述N阱区和P阱区均与所述衬底层(311)相接触，所述阱区层包括一个N阱区(309)和一个P阱区(310)，所述P阱区(310)和N阱区(309)交界处设有第一N+掺杂区(305)，所述N阱区(309)设有第一P+掺杂区(304)，所述P阱区(310)设有第二N+掺杂区(306)和第二P+掺杂区(307)。本发明通过在原有晶闸管结构上进行改进，降低了晶闸管的触发电压，并提高了晶闸管的维持电压，使得晶闸管可较为理想的作为ESD箝位保护器件。

公开(公告)号：CN102055474B

公开(公告)日：2013-06-26

申请号：CN200910235860.2

申请日：2009-10-28

Applicant: 北京大学

Inventor： 刘振 ,  贾嵩 ,  王源 ,  张钢刚 ,  张兴

IPC: H03M1/12

Abstract: 本发明公开一种折叠器、折叠插值型模/数转换器。其中，折叠器包括折叠放大电路和输出负载电路，所述折叠放大电路包括奇数个折叠块，所述折叠块由N型MOS管折叠块和P型MOS管折叠块交错排列连接，其中，所述多个N型MOS管折叠块的第一输出端相连接，所述多个N型MOS管折叠块的第二输出端相连接；所述每一P型MOS管折叠块的两个输出端分别与相邻的两个N型MOS管折叠块相连接。本发明使折叠器的功耗大大降低，并且，输出节点处的寄生电容大大减少，从而有利于提高折叠器的速度和改善折叠器的动态性能。

公开(公告)号：CN103107528A

公开(公告)日：2013-05-15

申请号：CN201210576053.9

申请日：2012-12-26

Applicant: 北京大学

Inventor： 王源 ,  刘琦 ,  陆光易 ,  曹健 ,  贾嵩 ,  张兴

IPC: H02H9/04

Abstract: 本发明提供一种电源钳位静电放电保护电路，包括有电源管脚、接地管脚，以及用于感应静电放电电压的判定电路（310）；用于将所述判定电路（310）感应到的静电放电电压信号记录并保留，以提供延时的延时电路（320）；用于将所述延时电路（320）保留的静电放电电压信号转换为静电放电触发信号的触发电路（330）和用于在接收到所述静电放电触发信号后，泄放静电电流的钳位电路（340）；本发明将判断电路和延时电路分开，避免了快速上电可能引起的钳位电路误触发，同时，在静电放电冲击时能够使所述钳位电路获得更长的开启时间，提高静电放电保护的可靠性。

公开(公告)号：CN102710122A

公开(公告)日：2012-10-03

申请号：CN201210184066.1

申请日：2012-06-05

Applicant: 北京大学

Inventor： 王源 ,  丁健平 ,  高晓敏 ,  黄鹏 ,  杜刚 ,  康晋峰 ,  张兴

IPC: H02M3/07

Abstract: 本发明涉及集成电路技术领域，公开了一种正高压电荷泵，包括多级串联的电荷泵电路，以及一级输出电路，所述输出电路的输入端与最后一级所述电荷泵电路的输出端连接。本发明通过增加辅助电路降低电荷泵电路中PMOS栅极电压，提高其栅极与源极的电压差，使开关导通时PMOS栅压为零，从而减小导通时的电压损失并提高PMOS导通性能，从而增强开关泵送电荷能力。

公开(公告)号：CN102543147A

公开(公告)日：2012-07-04

申请号：CN201210016651.0

申请日：2012-01-18

Applicant: 北京大学

Inventor： 王源 ,  高晓敏 ,  何燕东 ,  杜刚 ,  康晋锋 ,  张兴

IPC: G11C7/08

Abstract: 本发明公开了一种多值存储电路的读取电路及读取方法，包括：第一灵敏放大器、第二灵敏放大器、第三灵敏放大器、n型MOS晶体管和p型MOS晶体管；所述第一灵敏放大器、第二灵敏放大器和第三灵敏放大器分别接收选中单元和不同参考单元的信号，所述第二灵敏放大器的输出端输出MSB信号，所述n型MOS晶体管和p型MOS晶体管的栅极接收MSB信号，所述第一灵敏放大器的输出端连接n型MOS晶体管的源极，所述第三灵敏放大器的输出端连接p型MOS晶体管的源极，所述n型MOS晶体管和p型MOS晶体管的漏极并联输出LSB信号。与现有的并行读取电路相比，本发明具有面积小、读容限大的优点，与现有的串行电路相比，本发明具有结构简单、速度快、功耗低的特点。