-
公开(公告)号：CN117334693A
公开(公告)日：2024-01-02
申请号：CN202311319773.1
申请日：2023-10-12
Applicant: 北京大学
IPC: H01L27/02 , H01L21/8238 , H01L27/092
Abstract: 本申请提供一种半导体制备方法、半导体结构和芯片。该方法包括：在第一衬底上形成第一晶体管和第二晶体管，其中，第一晶体管和第二晶体管与第一衬底之间形成有BDI层；对第一衬底所在的晶圆进行倒片；去除第一衬底，以暴露出BDI层；去除BDI层中与第一晶体管对应的部分，以暴露出第一晶体管的第一外延结构，其中，第一外延结构构成第一晶体管的源极和/或漏极；在第一外延结构上形成第二外延结构，其中，第一外延结构和第二外延结构构成静电放电路径。通过本申请的方案，能够为具有BDI层的GAA晶体管提供ESD保护。
-
公开(公告)号：CN116913976A
公开(公告)日：2023-10-20
申请号：CN202311042768.0
申请日：2023-08-18
Applicant: 北京大学
IPC: H01L29/788 , H01L21/336
Abstract: 本发明公开了一种低压耐久高保持反馈型浮栅晶体管及其制备方法，属于集成电路制造技术领域。所述浮栅晶体管中，浮栅层在其水平面内沿着垂直沟道的方向形成FBFET，其势垒类型可以为p+‑n+‑i(p‑)‑n+或n+‑p+‑i(n‑)‑p+，浮栅层作为其中的一端，并引出i(p‑)端或i(n‑)端进行FBFET的栅控；也可以为p+‑i‑n+或n+‑i‑p+，此时i区需引出两端进行FBFET的栅控。本发明利用反复降低结势垒形成正反馈实现横向的电荷注入和释放，降低操作电压、提高写入速度；其编程和擦除路径不经过浮栅与沟道之间的介质层，提高了耐久性；利用FBFET的双势垒可以实现数据的低泄漏和高保持特性。基于以上特点，本发明的反馈型浮栅晶体管具有应用到大规模低功耗高速高可靠性非易失存储器的潜力。
-
公开(公告)号：CN116525545A
公开(公告)日：2023-08-01
申请号：CN202310565733.9
申请日：2023-05-19
Applicant: 北京大学 , 北京知识产权运营管理有限公司
IPC: H01L21/8238 , H01L21/8256
Abstract: 本发明提供了一种垂直沟道互补场效应晶体管的集成方法，属于超大规模集成电路制造技术领域。本发明实现了垂直方向上垂直沟道互补场效应晶体管的集成，能够减小电路单元投影面积，实现进一步微缩，延续摩尔定律。与现有技术相比，本发明能够在相同器件密度下减小互连线长度，降低互连线上延迟和功耗，提升电路单元性能。
-
公开(公告)号：CN116504720A
公开(公告)日：2023-07-28
申请号：CN202310535127.2
申请日：2023-05-12
Applicant: 北京大学
IPC: H01L21/8238 , B82Y40/00
Abstract: 本发明公开了一种全包围栅极纳米片CMOS器件集成方法，属于超大规模集成电路制造技术领域。本发明在伪栅和外侧墙形成后，形成第二次外侧墙，通过在内侧墙凹陷内填充与二次外侧墙相同的介质材料，利用循环刻蚀工艺，将第二次外侧墙及其下部的Si/内侧墙沿相同的界面刻蚀去除，形成最终的内侧墙。与现有的通过单层外侧墙来形成内侧墙的方法相比，本发明提出的二次外侧墙方法，其内侧墙与栅长的结构参数完全由伪栅长度、第一次外侧墙厚度厚度以及SiGe腐蚀量决定。并且在N/P型区域形成的结构保持一致，有效避免了在N/P型器件之间存在工艺差异和片间涨落。
-
公开(公告)号：CN114093438A
公开(公告)日：2022-02-25
申请号：CN202111263213.X
申请日：2021-10-28
Applicant: 北京大学
Abstract: 本发明公开了一种基于Bi2O2Se的多模态库网络时序信息处理方法。该方法利用具有高电子迁移率且性质稳定的层状二维材料Bi2O2Se作为有效层沟道制备背栅场效应晶体管结构的多模态光热传感器，根据该器件对电脉冲、光脉冲、升温脉冲和降温脉冲的高维度、非线性的记忆衰退特性，实现了多模态库网络设计，通过该多模态库网络处理时序信息，训练成本低，且效率高、精度高。
-
Patent Agency Ranking
公开(公告)号：CN113964019A
公开(公告)日：2022-01-21
申请号：CN202111186030.2
申请日：2021-10-12
Applicant: 北京大学
Abstract: 本发明公开了一种基于Bi2O2Se的台阶状垂直方向器件及其制备方法和应用。所述基于Bi2O2Se的台阶状垂直方向两端器件是通过选择性腐蚀硅/高k衬底上的Bi2O2Se层状二维材料形成台阶，并在台阶上下分别制备顶电极和底电极而获得的。利用该两端器件成功测试了Bi2O2Se二维材料垂直方向上的电流输运特性，并做变温测试和模型拟合，得到垂直方向上Se空位的移动以及Poole‑Frenkel发射电流机制。
-
公开(公告)号：CN113871487A
公开(公告)日：2021-12-31
申请号：CN202111026328.7
申请日：2021-09-02
Applicant: 北京大学
IPC: H01L29/792 , H01L23/48 , H01L21/336
Abstract: 本发明公开了一种凹型电荷俘获层突触晶体管及其制备方法，属于面向神经网络硬件化应用的突触器件领域。本发明采用的凹型电荷俘获层结构便于通过首次编程将电荷隧穿到俘获层，而后通过若编程的方式改变电荷俘获位置的方式来降低操作电压；另一方面，通过在栅源或者栅漏之间的电压脉冲控制电荷在俘获层中的横向位置实现多值存储，从而提高神经网络的精度。
-
公开(公告)号：CN111564489B
公开(公告)日：2021-03-23
申请号：CN202010430790.2
申请日：2020-05-20
Applicant: 北京大学
IPC: H01L29/772 , H01L29/10 , H01L29/423 , H01L29/06
Abstract: 本发明公开了一种纳米线离子栅控突触晶体管及其制备方法，属于面向神经网络硬件化应用的突触器件领域。本发明结合了围栅纳米线良好的一维输运特性和离子栅控双电层体系中低操作电压的优势，与现有的基于二维材料或者有机材料的平面大尺寸突触晶体管相比，能够实现更低的功耗和更小的面积开销。另外，其优良的器件一致性和CMOS后端集成特性，使得其有潜力运用到未来大规模神经形态计算电路中。
-
公开(公告)号：CN106252227B
公开(公告)日：2019-06-07
申请号：CN201610659888.9
申请日：2016-08-12
Applicant: 北京大学
IPC: H01L21/335 , H01L29/775 , H01L29/10 , G01N27/00 , B82Y40/00
Abstract: 本发明提供一种带栅极调控的垂直沟道纳米线生物传感器的集成方法，属于半导体制造技术领域。该方法结合刻蚀通孔、外延沟道以实现垂直沟道的纳米线生物传感器的集成。本发明与传统的水平沟道结构相比，生物分子在溶液中进行布朗运动时对纳米线沟道表面的各个方向均产生随机碰撞，最终在纳米线表面产生更高的修饰密度。且本发明避免了现有方法中沟道形成过程中的刻蚀损伤，提高了器件的性能；以及可以将沟长缩短至10nm以下，满足了对单个蛋白质或核酸分子的修饰要求。本发明与传统集成电路制造技术相兼容，工艺简单、成本代价小。
-
公开(公告)号：CN106206296B
公开(公告)日：2019-06-07
申请号：CN201610641234.3
申请日：2016-08-08
Applicant: 北京大学
IPC: H01L21/335 , H01L29/775 , H01L29/10
Abstract: 本发明提供一种垂直沟道纳米线生物传感器的集成方法，属于半导体制造技术领域。该方法结合刻蚀通孔、外延沟道、各向同性去除假栅层以实现垂直沟道的纳米线生物传感器的集成。本发明与传统的水平沟道结构相比，生物分子在溶液中进行布朗运动时对纳米线沟道表面的各个方向均产生随机碰撞，最终在纳米线表面产生更高的修饰密度。且本发明避免了现有方法中沟道形成过程中的刻蚀损伤，提高了器件的性能；以及可以将沟长缩短至10nm以下，满足了对单个蛋白质或核酸分子的修饰要求。本发明与传统集成电路制造技术相兼容，工艺简单、成本代价小。
-
-
-
-
-
-
-
-
-
Search Results
224
records
(took 0.028 seconds)
