-
公开(公告)号：CN111669137B
公开(公告)日：2022-02-11
申请号：CN202010345198.2
申请日：2020-04-27
Applicant: 上海交通大学
Abstract: 本发明提供了一种自适应可变增益延时放大器，其包括：双路自适应脉冲收缩电路，用于接收两路脉冲信号，并在两路脉冲信号的延时大于阈值时对两路脉冲信号之间的延时进行收缩，使其延时适配于所述可变增益延时放大电路的输入可变范围；可变增益延时放大电路，基于RS锁存器的亚稳态效应对所述双路自适应脉冲收缩电路输出的双路脉冲信号的延时进行放大。本发明提供的延时放大器的实现和控制方式，具有结构简单、增益可控、稳定性强的优点；采用双路自适应脉冲收缩单元对输入进行预处理的方式，线性区间与动态增益的提升，且增益可控。
-
公开(公告)号：CN112486008B
公开(公告)日：2021-12-07
申请号：CN202011443031.6
申请日：2020-12-11
Applicant: 上海交通大学
IPC: G04F10/00
Abstract: 本发明提供了一种基于TDC的低资源消耗分辨率可调时间测量统计系统及方法，包括：TDC模块、采样模块、统计模块以及控制模块；所述TDC模块与采样模块相连；所述统计模块与采样模块相连；所述控制模块与TDC模块、采样模块、统计模块分别相连；所述控制模块能够完成TDC模块的初始化；所述控制模块能够对统计模块中分仓寄存单元和存储单元的读写时序进行控制。本发明的测量分辨率可调，单次测量能够完成数百个stop信号采样。另外，统计模块中采用的分仓统计和定时筛选存储方法降低了硬件资源消耗，适合应用中多路测量的需求。
-
公开(公告)号：CN109165006B
公开(公告)日：2021-08-06
申请号：CN201810892536.7
申请日：2018-08-07
Applicant: 上海交通大学
Abstract: Softmax函数可以完成标量到概率的转换，被广泛应用在深度神经网络分类器中的输出层。时下，多分类问题作为深度学习的重要应用有着分类类别越来越多，精度要求越来越高的应用趋势。本发明提出了一种Softmax函数的设计优化及硬件实现方法及系统，针对大量输入数据个数、广输入范围与高精度要求，本发明通过两遍输入的输入模式进行计算以减少片上存储资源、通过可配置查找表以应对多种输入定点化方案、通过硬件决定输出定点化方案以提高精度。
-
公开(公告)号：CN112698954A
公开(公告)日：2021-04-23
申请号：CN202110049464.1
申请日：2021-01-14
Applicant: 上海交通大学
IPC: G06F9/50
Abstract: 本发明提供了一种基于子图解耦的粗粒度可重构阵列调度方法，涉及计算机协处理器加速器领域，包括子图解耦模块、动态配置切换模块、子图调度器，其中，所述子图解耦模块是针对程序中的非一致性控制流，将数据流图解耦成子图依次执行；所述动态配置切换模块是设计了一种多米诺骨牌式的配置切换机制，降低动态配置切换的开销；所述子图调度器是通过监测片上缓存中子缓存(bank)的空满状态，对子图的执行顺序进行动态调度。利用本发明提供的算法，可以提高阵列计算单元(PE)利用率，降低子图切换的开销。
-
-
Patent Agency Ranking
公开(公告)号：CN112613598A
公开(公告)日：2021-04-06
申请号：CN202011454516.5
申请日：2020-12-10
Applicant: 上海交通大学
Abstract: 本发明公开了一种基于FPGA模拟的阻变神经网络加速器评估方法，涉及存算一体体系结构领域，包括存算一体通用指令集的编译、架构模型的建立、加速器的软硬件实现以及深度神经网络的性能评估。为加快仿真速度，本文通过分析现有阻变神经网络加速器的架构通用性，利用FPGA资源的高度并行性和运行时指令驱动的灵活模拟方式，通过对有限硬件资源的分时复用，支持主流阻变神经网络加速器架构和指令集的功能模拟，并针对主流网络给出详尽的性能评估。相比传统的硬件模拟器，本发明可以在不修改硬件结构的前提下支持更多神经网络的映射和性能评估；相比传统的软件模拟器，针对深度神经网络，本发明大大缩短了仿真时间。
-
公开(公告)号：CN112506468A
公开(公告)日：2021-03-16
申请号：CN202011424890.0
申请日：2020-12-09
Applicant: 上海交通大学
Abstract: 本发明提供了一种支持高吞吐多精度乘法运算的RISC‑V通用处理器，包括独立的乘法器数据通路，所述乘法器数据通路将多精度乘法器的数据通路与其他运算单元的数据通路分离，且多精度指令在执行阶段之后直接进入寄存器回写阶段而不用经过访存阶段，减少流水线寄存器的使用并节省面积和功耗，所述多精度乘法器具有独立的数据通路，进行将浮点乘法的结果写入矢量化寄存器文件VRF。本发明提供的一种支持高吞吐多精度乘法运算的RISC‑V通用处理器能高效地处理多精度计算需求。
-
公开(公告)号：CN112488070A
公开(公告)日：2021-03-12
申请号：CN202011517057.0
申请日：2020-12-21
Applicant: 上海交通大学 , 上海航天测控通信研究所
Abstract: 一种面向遥感图像目标检测的神经网络压缩方法，包括基于深度学习框架对目标检测神经网络进行训练，得到基准网络模型和基准mAP指标；按照卷积层参数量大小顺序，逐层将传统卷积层拆分为一层深度卷积和一层逐点卷积两个参数量更小的卷积层，直至超过mAP指标损失阈值；进行基于TPE优化的自适应剪枝；对权重进行基于层的动态固定点量化，对输入特征图进行基于区域的动态固定点量化，进一步压缩网络模型，逐步降低量化位宽，直至mAP指标损失超过阈值。本发明能够自动对网络各层剪枝阈值进行调节，从而减少剪枝引起的性能损失；通过动态固定点量化，减少量化引起的性能损失；最终在遥感图像目标检测网络上达到25倍以上的压缩率，mAP指标损失不到1％。
-
公开(公告)号：CN112084139A
公开(公告)日：2020-12-15
申请号：CN202010861508.6
申请日：2020-08-25
Applicant: 上海交通大学
IPC: G06F15/78
Abstract: 本发明公开了一种基于数据流驱动的多发射混合粒度可重构阵列处理器，涉及可重构阵列的异构节点设计技术领域。该阵列处理器包括数据访问单元、数据存储单元、粗粒度处理单元、细粒度处理单元、主核处理器、本地存储器和任务控制器。其中，粗粒度处理单元包括输入缓冲区、输出缓冲区、运算器、本地寄存器、可配置寄存器和可配置数据选择器。该阵列处理器提高了可重构阵列的并行执行能力，通过将功能操作码固化在硬件内部，减少主核指令的干预，减少取指译指开销，还保证了计算结果的正确性。
-
公开(公告)号：CN111538475A
公开(公告)日：2020-08-14
申请号：CN202010219354.0
申请日：2020-03-25
Applicant: 上海交通大学
IPC: G06F7/58
Abstract: 本发明提供了一种基于FPGA的真随机数发生器构建系统及方法，包括：控制单元、熵源产生模块、熵提取器、熵源解码器、后处理模块以及随机数发生器；所述控制单元与熵源产生模块、熵提取器、熵源解码器、后处理模块分别相连；所述控制单元能够进行随机数发生器的初始化设置；所述随机数发生器需要外部提供一个时钟单元，其输出作为随机数发生器的工作时钟；所述随机数发生器的熵源来自熵源产生模块；所述熵源产生模块中的一个相互耦合的自定时振荡环产生的时钟抖动信号作为随机数发生器的熵源。本发明比传统的反相器振荡环或者没有耦合的自定时振荡环更稳定，鲁棒性更好，这样的真随机数发生器在电压或环境变化时可以相对稳定的工作。
-
-
-
-
-
-
-
-
-
Search Results
166
records
(took 0.036 seconds)
