公开(公告)号：CN112486008A

公开(公告)日：2021-03-12

申请号：CN202011443031.6

申请日：2020-12-11

Applicant: 上海交通大学

Inventor： 王琴 ,  蒋剑飞 ,  毛志刚 ,  闫娇玉 ,  洪起润 ,  冉旭仲

IPC: G04F10/00

Abstract: 本发明提供了一种基于TDC的低资源消耗分辨率可调时间测量统计系统及方法，包括：TDC模块、采样模块、统计模块以及控制模块；所述TDC模块与采样模块相连；所述统计模块与采样模块相连；所述控制模块与TDC模块、采样模块、统计模块分别相连；所述控制模块能够完成TDC模块的初始化；所述控制模块能够对统计模块中分仓寄存单元和存储单元的读写时序进行控制。本发明的测量分辨率可调，单次测量能够完成数百个stop信号采样。另外，统计模块中采用的分仓统计和定时筛选存储方法降低了硬件资源消耗，适合应用中多路测量的需求。

公开(公告)号：CN114139481A

公开(公告)日：2022-03-04

申请号：CN202111444508.7

申请日：2021-11-30

Applicant: 上海交通大学

Inventor： 王琴 ,  蒋剑飞 ,  闫娇玉 ,  孔尧尧 ,  景乃锋 ,  绳伟光

IPC: G06F30/343 ,  G06F30/347

Abstract: 本发明提供了一种基于FPGA的多路TDC布局布线方法及系统，包括：电路结构规划步骤：使用多链式时钟内插型TDC结构，根据时钟频率对链数进行调节，产生相应数量的时钟相位，对时钟进行均分；电路布局规划步骤：将多路TDC均匀布局在FPGA的各个时钟域内，每个时钟域内TDC电路布局成树形结构；电路布线规划步骤：使被测信号到每条链、每个采样标记触发器的时间具有同步性。本发明具有普适性。无需基于特定FPGA进行二次调整，适应所有综合、布局布线算法，适用于多路TDC电路，适配多种型号FPGA电路。

公开(公告)号：CN112486008B

公开(公告)日：2021-12-07

申请号：CN202011443031.6

申请日：2020-12-11

Applicant: 上海交通大学

Inventor： 王琴 ,  蒋剑飞 ,  毛志刚 ,  闫娇玉 ,  洪起润 ,  冉旭仲

IPC: G04F10/00

Abstract: 本发明提供了一种基于TDC的低资源消耗分辨率可调时间测量统计系统及方法，包括：TDC模块、采样模块、统计模块以及控制模块；所述TDC模块与采样模块相连；所述统计模块与采样模块相连；所述控制模块与TDC模块、采样模块、统计模块分别相连；所述控制模块能够完成TDC模块的初始化；所述控制模块能够对统计模块中分仓寄存单元和存储单元的读写时序进行控制。本发明的测量分辨率可调，单次测量能够完成数百个stop信号采样。另外，统计模块中采用的分仓统计和定时筛选存储方法降低了硬件资源消耗，适合应用中多路测量的需求。