-
公开(公告)号：CN103312315B
公开(公告)日：2016-01-20
申请号：CN201310220743.5
申请日：2013-06-05
Applicant: 复旦大学
IPC: H03K21/08
Abstract: 本发明属于集成电路技术领域，具体为一种计数器同步电路输出端毛刺的消除方法和电路。该电路包含两级不同结构的毛刺消除电路，两级电路直接串联，首先第一级电路在电路复位结束后立即开始工作，通过对同步电路输出每周期累加值进行检测，判断是否出现大幅毛刺，并对出现大幅毛刺的情况进行毛刺消除，之后始终保持工作状态。第二级电路在锁相环锁定之后开始工作，通过对第一级毛刺消除电路输出每周期累加值与频率控制字整数部分fcw_int的差距进行检测，判断是否出现毛刺，并对任何毛刺进行消除，之后始终保持工作状态。该毛刺消除电路不仅消除了毛刺对环路锁定的影响，同时对于其他需要使用计数器同步电路输出的电路可以提供正确的输入。
-
-
公开(公告)号：CN104660255A
公开(公告)日：2015-05-27
申请号：CN201510049432.6
申请日：2015-01-31
Applicant: 复旦大学
IPC: H03L7/18
Abstract: 本发明属于集成电路设计建模技术领域，具体为一种集成的调频连续波数字频率综合器的s域模型。本发明提出了基于频率的建模方法，采用累加器模型完成对“脉冲开关、电荷泵、以及片内电容”的建模；采用模拟积分器、理想采样器、零阶保持器、量化器和差分器的组合对频率数字转换器进行建模，极大地提高了模型的预测精度；推导出归一化增益模块表达式，使得模型在进行频率误差和相位噪声预测时，只需要时间数字转换器精度、环路带宽和晶振频率，就可以完成精确的预测。本发明可以准确地预测由该频综产生的调频连续波的频率误差，以及点频的相位噪声。
-
公开(公告)号：CN102332877B
公开(公告)日：2014-09-03
申请号：CN201110206385.3
申请日：2011-07-22
Applicant: 复旦大学
Abstract: 本发明属于射频集成电路技术领域，具体为一种带有片上有源Balun的差分CMOS多模低噪声放大器。它由匹配级、放大级、反馈级和负载级组成第一级放大器；由有源片上Balun构成第二级放大器。其中，匹配级使用键合线电感、寄生电容、栅极电感与电路输入阻抗组成匹配网络；放大级使用共源级NMOS管与PMOS管作为输入端，共栅级NMOS管作为电流跟随器；输入NMOS管栅极与电流跟随器NMOS管漏极之间的NMOS管与电阻构成“电压-电流”型负反馈通路；第三级放大器的有源Balun分别使用共源和源跟随器来实现Balun的单转双功能。本发明结构简单，占用芯片面积小，功耗低，带宽覆盖范围大，增加电路可实用性。该低噪声放大器可以应用于0.5～10.6GHz的多模接收机前端中。
-
公开(公告)号：CN102439845B
公开(公告)日：2014-08-06
申请号：CN201180001738.4
申请日：2011-04-14
Applicant: 复旦大学
IPC: H03B5/32
CPC classification number: H03B27/00 , H03B5/1215 , H03B5/1228 , H03B5/1243 , H03B5/1265 , H03B19/00 , H03B2200/0078
Abstract: 本发明公开了一种双模压控振荡器(DMVCO)、频率综合器及无线接收装置，属于射频无线接收机集成电路技术领域。该DMVCO和频率综合器可以工作于宽带模式和正交模式，工作于正交模式时，通过DMVCO中的第一压控振荡器单元和第二压控振荡器单元在交叠频段的正交耦合，为频率综合器的正交单边带混频器提供正交信号，从而可以覆盖高频率的输出频段。所述DMVCO的调谐范围宽，并且使用该DMVCO的频率综合器的功耗低、结构简单、频率杂散性好。
-
Patent Agency Ranking
公开(公告)号：CN103795406A
公开(公告)日：2014-05-14
申请号：CN201410032385.X
申请日：2014-01-23
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种高性能门控游标型时间数字转换器。其包括：相频检测器，用于检测两路输入信号的上升沿并比较频率；模式判决器，根据输入信号的幅度自动选择量化模式；量化单元先通过一位DSSA结构实现第一级量化，再由Vernier？GRO对输入信号进行第二级量化；多相计数器，用来读取Vernier？GRO的量化结果；环路锁定加速单元，记录出现在TDC死区中的输入信号上升沿的数目和类别，对TDC输出进行校准；评估逻辑电路，对多相计数器输出进行加和操作，并根据PFD输出频率比较结果对TDC的输出进行原补码的变换。本发明得到的时间数字转换器分辨率高、测量范围大且采样速率大。
-
公开(公告)号：CN103684467A
公开(公告)日：2014-03-26
申请号：CN201210343107.7
申请日：2012-09-16
Applicant: 复旦大学
IPC: H03M1/50
Abstract: 本发明属于微电子及时间测量领域，具体涉及一种两级时间数字转换器，该转换器的电路可以应用于高频宽频带的全数字锁相环中。本发明的两级时间数字转换器，采用半定制与全定制的结合，其包括：第一级量化结构，采用缓冲器延时链来作粗量化；时间偏差选择电路，其由选择信号发生器，延时链和多路选择器组成；第二级量化结构，采用以缓冲器为基本单元的Vernier延时链来作细量化，另外包括第一级缓冲器链的复制链同时复用Vernier延时链来做分辨率比值的测量；译码电路，对应于量化方案实现从伪温度计码到二进制码的转换；其中，选择信号发生器和译码电路采用Verilog半定制实现，其余为全定制实现。本发明可以应用于高频宽频带ADPLL中，实现高分辨率高线性度的时间数字转换。
-
公开(公告)号：CN103684428A
公开(公告)日：2014-03-26
申请号：CN201210331349.4
申请日：2012-09-08
Applicant: 复旦大学
Abstract: 本发明属于微电子及集成电路技术领域，具体涉及一种用于全数字锁相环的动态器件匹配的方法，尤其是一种应用在全数字锁相环中的，改善锁相环输出频谱的动态器件匹配的方法。本方法通过包括：分频倍数可变时钟分频器，伪随机码发生器，二进制-温度计码转换电路和桶形移位器阵列的电路对数字控制振荡器中控制字进行码值转换，并随机移位，降低电容不匹配对数字控制振荡器输出频谱的影响；本发明的方法尤其适用于全数字锁相环的电路设计，在数字控制振荡器模块的设计和制造的过程中，具有重要的实用价值。
-
公开(公告)号：CN103684399A
公开(公告)日：2014-03-26
申请号：CN201210337509.6
申请日：2012-09-12
Applicant: 复旦大学
IPC: H03K19/0175 , H03K3/011
Abstract: 本发明属于集成电路技术领域，涉及一种宽带、低增益抖动的缓冲器，由两级电路构成，每级电路均为全差分电路，第一级电路通过串联电感建峰电路提供一定增益；第二级通过并联电感建峰电路进行增益补偿，本发明的缓冲器通过电感建峰，实现宽带驱动；通过增益补偿，实现宽带内的低增益抖动。实验证实，本发明的缓冲器电路能克服现有技术如全频段多带正交频分复用超宽带应用中单级的串联电感建峰电路难以满足系统对缓冲器的要求的缺陷，具有良好的宽带和低增益抖动性能。
-
公开(公告)号：CN102663388B
公开(公告)日：2014-01-08
申请号：CN201210083443.2
申请日：2012-03-27
Applicant: 复旦大学
IPC: G06K9/34
Abstract: 本发明属模式识别技术领域，具体为从背景图片中对手写体字符进行分割的方法。本发明先进行文字、背景分离预处理，即通过对背景图片与合成图片的对比进行分离，并产生仅含所写字符的图片文件，建立图片文件采用图像句柄的方式。在分离时，首先为背景图片开辟一块独立的存储空间，在动态书写的过程中为合成的位图开辟另一块独立的存储空间，在书写过程完成之后将先后开辟的两块存储空间中的图像信息进行比对，将二者的差异归结为字符信息。对手写体字符进行分割时，以行列嵌套扫描结合动态阈值设定的方式来分别确定目标图像的边界信息，然后进行单个字符的分割。本发明的手写体字符的任意行分割方法，可满足特定人群的需求。
-
-
-
-
-
-
-
-
-
Search Results
162
records
(took 0.026 seconds)
