公开(公告)号：CN103580696B

公开(公告)日：2016-11-16

申请号：CN201210277401.2

申请日：2012-08-06

Applicant: 复旦大学

Inventor： 李巍 ,  纪伟伟

IPC: H03M1/50

Abstract: 本发明属于时间测量技术领域，具体涉及一种时间偏差选择电路，该电路为应用于由两级时间数字转换器构成的时间测量电路。本发明时间偏差选择电路由选择信号发生器，延时模块和选通模块组成，选通模块采用两个完全相同的多选一线性选择器组成，其中一个选择器（MUX）为有效的选择器，另一选择器为伪选择器（D‑MUX）。选择器（MUX）和伪选择器（D‑MUX）输入同为合并输入{D ，STOP}的延时输出{A ，B}，以最小程度的引入传输延时的偏差。本发明时间偏差选择电路的结构简单、合理，可以实现有效的偏差选择，既实现了正确的偏差选通，又避免了引入过多的时间偏差，尤其是非线性偏差，有效克服了两级结构的TDC时间测量的技术难点。

公开(公告)号：CN103684467A

公开(公告)日：2014-03-26

申请号：CN201210343107.7

申请日：2012-09-16

Applicant: 复旦大学

Inventor： 李巍 ,  纪伟伟

IPC: H03M1/50

Abstract: 本发明属于微电子及时间测量领域，具体涉及一种两级时间数字转换器，该转换器的电路可以应用于高频宽频带的全数字锁相环中。本发明的两级时间数字转换器，采用半定制与全定制的结合，其包括：第一级量化结构，采用缓冲器延时链来作粗量化；时间偏差选择电路，其由选择信号发生器，延时链和多路选择器组成；第二级量化结构，采用以缓冲器为基本单元的Vernier延时链来作细量化，另外包括第一级缓冲器链的复制链同时复用Vernier延时链来做分辨率比值的测量；译码电路，对应于量化方案实现从伪温度计码到二进制码的转换；其中，选择信号发生器和译码电路采用Verilog半定制实现，其余为全定制实现。本发明可以应用于高频宽频带ADPLL中，实现高分辨率高线性度的时间数字转换。

公开(公告)号：CN103580696A

公开(公告)日：2014-02-12

申请号：CN201210277401.2

申请日：2012-08-06

Applicant: 复旦大学

Inventor： 李巍 ,  纪伟伟

IPC: H03M1/50

Abstract: 本发明属于时间测量技术领域，具体涉及一种时间偏差选择电路，该电路为应用于由两级时间数字转换器构成的时间测量电路。本发明时间偏差选择电路由选择信号发生器，延时模块和选通模块组成，选通模块采用两个完全相同的多选一线性选择器组成，其中一个选择器（MUX）为有效的选择器，另一选择器为伪选择器（D-MUX）。选择器（MUX）和伪选择器（D-MUX）输入同为合并输入{D ，STOP}的延时输出{A ，B}，以最小程度的引入传输延时的偏差。本发明时间偏差选择电路的结构简单、合理，可以实现有效的偏差选择，既实现了正确的偏差选通，又避免了引入过多的时间偏差，尤其是非线性偏差，有效克服了两级结构的TDC时间测量的技术难点。