-
公开(公告)号：CN104536772A
公开(公告)日：2015-04-22
申请号：CN201510050812.1
申请日：2015-01-30
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F9/44
Abstract: 本发明披露了实现高速缓存一致性协议表达转换的方法及系统，其中方法包括：用应用程序可视化语言针对描述高速缓存一致性协议的记录表格中的原始数据编写宏处理工具；用宏处理工具将记录表格中的原始数据处理成符合硬件描述语言格式的单元格数据；将符合硬件描述语言格式的单元格数据转换为硬件描述语言格式的数据。本发明满足了将复杂的高速缓存一致性协议用硬件实现的需求，且能够在改变高速缓存一致性协议的同时及时、准确地用硬件描述语言Verilog实现。
-
公开(公告)号：CN104391750A
公开(公告)日：2015-03-04
申请号：CN201410704773.8
申请日：2014-11-26
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F9/50
CPC classification number: G06F9/4881 , G06F9/48 , G06F9/5022 , G06F13/12 , G06F13/4045 , G06F13/4068 , G06F13/4081 , G06F13/409
Abstract: 本发明公开了一种基于软件定义的混合异构主机系统，包括：基本单元和软件定义单元；基本单元包括：计算资源节点、存储资源节点和输入/输出I/O资源节点；多个基本单元之间通过高速互连网络相连；软件定义单元用于使所述混合异构主机系统中的系统资源管理与配置以及系统任务管理与调度均以软件定义的方式进行动态扩展。通过本发明方案能够保证紧耦合共享存储器系统的扩展性，同时大大减少多路系统的设计复杂度及成本，提高系统的灵活性和可重用性。
-
公开(公告)号：CN104360982A
公开(公告)日：2015-02-18
申请号：CN201410675356.5
申请日：2014-11-21
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F15/177
CPC classification number: G06F12/0817 , G06F12/0842 , G06F12/0895 , G06F2212/1016 , G06F2212/608
Abstract: 本发明公开了一种基于可重构芯片技术的主机系统目录结构实现方法和系统，包括：采用两路计算节点为基本计算单元，多个基本计算单元通过高速互联网络相互连接构建系统计算模块集合；每个基本计算单元具有可重构的协议处理芯片和可配置的系统资源管理固件；采用静态部分和动态部分划分的方式将可重构的协议处理芯片的芯片逻辑进行分割，构建可变的系统高速缓冲存储器cache目录存储架构；并通过系统资源管理固件采用可配置的方式对系统资源进行管理。通过本发明的方案，能够实现系统目录存储结构的多样性，可大大提高系统的可用性，同时可变的结构特征也大大减少了多路系统的验证难度，提高了PCB板卡的利用率。
-
公开(公告)号：CN102750972A
公开(公告)日：2012-10-24
申请号：CN201210223776.0
申请日：2012-06-29
Applicant: 浪潮(北京)电子信息产业有限公司
Abstract: 本发明公开了一种数据存储器及其读取控制方法，通过减少存储器的功耗，有效减少系统芯片的整体功耗。通过在数据存储器芯片内部存储阵列输入输出电路中设计截断控制管，使存储单元数据读取的两根位线与灵敏放大器之间实现可控隔离，当截断管开启时数据可以从存储单元读出，当位线电平增大到可以有效保证数据读取的正确性时截断管关闭，从而降低了长位线电平翻转带来的动态功耗，并可有效保证数据读取的可靠性。
-
公开(公告)号：CN102142050A
公开(公告)日：2011-08-03
申请号：CN201110048490.9
申请日：2011-03-01
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F17/50
Abstract: 本发明提供了一种高端容错计算机单结点原型验证系统及验证方法，该系统包括：计算板，为一4路紧耦合计算板；芯片验证板，包括2个结点控制器芯片组，其中：每一结点控制器芯片组包括2个现场可编程门阵列(FPGA)芯片，共同承载1个结点控制器的逻辑；互联板，包括2个FPGA芯片，其中：每个FPGA芯片提供一个高速互联端口，用于实现所述计算板中的2路与1个所述结点控制器芯片组之间的协议互联。该系统能够实现多路CPU的系统集成，有效实现了全局存储器共享，均衡系统传输带宽和延迟，增加了调试接口和验证手段，有效解决了多路CPU系统中超大规模集成电路设计验证复杂度的问题，具有很高的技术价值。
-
Patent Agency Ranking
公开(公告)号：CN102122259A
公开(公告)日：2011-07-13
申请号：CN201110051252.3
申请日：2011-03-03
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F11/22
CPC classification number: G06F17/5081 , G06F11/16 , G06F17/5027
Abstract: 本发明提供了一种高端容错计算机原型验证系统及验证方法，该系统包括多个单结点原型验证系统和一个互连路由器芯片组，所述多个单结点原型验证系统之间经所述互连路由器芯片组互联，其中，所述单结点原型验证系统包括：计算板，为一4路紧耦合计算板；芯片验证板，包括2个结点控制器芯片组，其中：每一结点控制器芯片组包括2个现场可编程门阵列芯片，共同承载1个结点控制器的逻辑；互联板，包括2个FPGA芯片，其中：每个FPGA芯片提供一个高速互联端口，用于实现所述计算板中的2路与1个所述结点控制器芯片组之间的协议互联。该系统在保证系统性能及可靠性的基础上，提高了系统互连芯片组协议验证覆盖率，降低了项目验证开销。
-
公开(公告)号：CN119312760A
公开(公告)日：2025-01-14
申请号：CN202310865745.3
申请日：2023-07-14
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06F30/392 , G06F30/27 , G06F115/12
Abstract: 本申请公开了一种多智能体联合布局模型训练方法、装置、设备及介质，涉及印制线路板设计领域。该方法包括：获取待布局元器件相关的参数信息，以及基于元器件类型生成的针对待布局元器件的分组信息，为每组元器件配置对应的智能体；根据参数信息并采用分布式方式通过每个智能体为各自对应的元器件进行布局；获取每个智能体布局过程中策略网络产生的决策数据，并利用价值网络对决策数据进行评价，以得到针对每个元器件的学习经历数据；根据学习经历数据利用目标函数确定针对每个智能体的策略网络和价值网络的更新参数，利用更新参数对相应的智能体进行更新，并基于更新后的所有智能体得到多智能体联合布局模型。提高了印制线路板布局能力。
-
公开(公告)号：CN118394535B
公开(公告)日：2024-10-11
申请号：CN202410853507.5
申请日：2024-06-28
Applicant: 浪潮(北京)电子信息产业有限公司
Abstract: 本发明涉及信息安全技术领域，具体公开了一种基于FPGA的数论变换方法、装置、设备及存储介质，在基于现场可编程逻辑门阵列执行数论变换计算任务时，根据数论变换计算任务的元素数量、执行数论变换计算任务所选用的蝶形单元的类型和蝶形单元的数量来确定执行一次数论变换计算任务所需的参数的数量以及用于存储参数的数论变换内存空间中内存块的数量之后，根据一个内存块的大小以及一次数论变换计算任务中写入内存块的参数片段的大小，计算一个内存块最多允许存储的参数片段的最大参数片段数量，从而将每个内存块都存储对应于多个数论变换计算任务的参数片段，提高了基于现场可编程逻辑门阵列执行数论变换计算任务时的内存利用率。
-
公开(公告)号：CN114817989B
公开(公告)日：2024-06-11
申请号：CN202210465805.8
申请日：2022-04-29
Applicant: 浪潮(北京)电子信息产业有限公司
Abstract: 本申请公开了一种模型生成方法、运行控制方法、装置、设备及可读存储介质，模型生成方法包括：根据专家演示数据确定专家策略模型；对专家策略模型进行差分隐私处理；根据专家隐私策略模型及在差分隐私处理时的偏差界限及目标策略模型确定目标策略模型在深度强化学习中的优化函数；根据优化函数利用深度强化学习从专家隐私策略模型及目标策略模型与环境的交互中对目标策略模型进行迭代更新，得到最终的目标策略模型。本申请公开的技术方案，对专家策略模型进行隐私保护，并根据差分隐私的偏差界限确定目标策略模型的优化函数，且使目标策略模型从专家策略和与环境的交互中更新，以提升模型隐私安全性与性能，从而既保证控制性能又提高隐私安全性。
-
公开(公告)号：CN117809095A
公开(公告)日：2024-04-02
申请号：CN202311843870.0
申请日：2023-12-28
Applicant: 浪潮(北京)电子信息产业有限公司
IPC: G06V10/764 , G06V10/82 , G06N3/08 , G06V10/774 , G06V10/74 , G06N3/0464
Abstract: 本发明涉及图像处理技术领域，特别是涉及一种图像分类方法、装置、设备和计算机可读存储介质，各图形处理器利用中央处理器发送的子图像数据集对其匹配的初始宽度子图像分类模型进行独立并行训练，以得到训练好的各宽度子图像分类模型；根据合并数据集，分析各宽度子图像分类模型在合并数据集下各层的节点输出的特征图像之间的相似度，以确定出各宽度子图像分类模型之间相似度最大的节点。按照中央处理器传输的合并权重参数，逐层对相似度最大的节点所对应的特征图像进行分析，以得到宽度合并后的图像分类模型，并对其进行并行训练，利用训练好的图像分类模型对获取的待识别图像进行分析，以确定出图像类别，降低了图像分类的通信开销。
-
-
-
-
-
-
-
-
-
Search Results
142
records
(took 0.034 seconds)
