-
公开(公告)号：CN101807915A
公开(公告)日：2010-08-18
申请号：CN201010148260.5
申请日：2010-04-15
Applicant: 复旦大学
IPC: H03L7/08
Abstract: 本发明属于集成电路技术领域，具体涉及一种应用于整数分频锁相环路中的PFD(鉴频鉴相器)和CP(电荷泵)电路。其中，PFD电路采用4个Latch，使得输出信号UP和UPB、DN和DNB具有很好的对称性，以减小对CP电路的时钟馈通效应和电荷注入效应；另外采用2个小尺寸的PMOS管，以实现了电平恢复功能，解决UP、UPB、DN、DNB四路信号在电路刚上电时的不确定状态，避免CP的工作错误。CP电路中采用2个轨到轨的恒定跨导运放，以解决电流失配、电荷分享的问题；采用4个dummy管，以解决电荷注入的问题；采用2个小尺寸电阻，以有效地降低充放电电流尖峰。
-
公开(公告)号：CN1937410B
公开(公告)日：2010-05-12
申请号：CN200610030156.X
申请日：2006-08-17
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种在各种工艺和温度下自适应频率补偿的高频环振型锁相环电路。该电路由一个能够自适应校准中心频率的多通路环形压控振荡器、差分电荷泵、线性双转单电路、分频器等电路构成。其中，自适应多通路压控振荡器具有快慢两条增益通路，其负载管串接于压控通路中，形成正反馈。为工艺和温度补偿设计的可选负载阵列和开关与原PMOS负载并列，并由一个自动开关控制模块根据工艺和温度条件监控环路锁定状况，并决定并联负载的数目。该发明通过自适应反馈监控并补偿的方法大大降低了高频多通路环振型锁相环在实际应用对工艺和温度的依赖性，其简便易行、移植性好的特点更使其具有高的应用价值。
-
公开(公告)号：CN101656516A
公开(公告)日：2010-02-24
申请号：CN200910055221.8
申请日：2009-07-23
Applicant: 复旦大学
Abstract: 本发明涉及一种全差分CMOS超宽带低噪声放大器。该低噪声放大器可以应用于3.1～4.8GHz、3.1～10.6GHz的超宽带中，或者900MHz～6GHz的认知无线电射频前端中。它基于共源跨导输入与电阻负反馈结构，由匹配级，放大级、反馈级和负载级组成。其中匹配级使用栅极电感调谐宽带输入阻抗；放大级使用电流复用的共源级NMOS管与PMOS管作为输入端，与它们漏端输出相连接的共栅级NMOS管作为电流跟随器；输入NMOS管栅极与电流跟随器NMOS管漏极之间的NMOS管与电阻构成“电压-电流”型负反馈通路；负载级使用电阻负载。本发明结构简单，占用芯片面积小，增益高，功耗低，能满足宽带通信系统射频前端的要求。
-
公开(公告)号：CN101604984A
公开(公告)日：2009-12-16
申请号：CN200910052248.1
申请日：2009-05-31
Applicant: 复旦大学
Abstract: 本发明涉及一种超宽带发射机及其设计方法，此发射机以电流作为信号的载体，采用零中频结构，由高采样率的IQ两路电流陀型数模转换器、IQ两路电流型低通重建滤波器、IQ两路电流型上混频器和可控增益射频放大器等模块构成。数模转换器将来自数字基带的信号转为相应的电流信号，经过低通滤波器重建出模拟基带信号，该信号直接进入电流型混频器完成调制和上混频，最后经过射频放大器放大并由天线发射出去；简化了结构，有利于提高系统的线性度，降低功耗。该机采用片内集成数模转换器设计，并通过各个模块之间的协同设计，在低电压和高频设计中具有很大的优势。
-
公开(公告)号：CN100558156C
公开(公告)日：2009-11-04
申请号：CN200610027437.X
申请日：2006-06-08
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种适用于高清数字电视地面传输芯片的时钟生成电路。该电路由高速鉴频鉴相器、抗抖动电荷泵、低抖动压控振荡器、二分频反馈分频器、二阶RC无源滤波器组成的三阶电荷泵锁相环系统组成。其中，电荷泵抗自身开关的非理想因素以及抗电源电压抖动的能力较强；差分结构对称负载延迟单元构成的环形压控振荡器抗电源/地及共模噪声的能力强，抖动低。本发明芯片面积小，功耗低，具有重要实用价值。
-
Patent Agency Ranking
公开(公告)号：CN101217278A
公开(公告)日：2008-07-09
申请号：CN200810032489.5
申请日：2008-01-10
Applicant: 复旦大学
IPC: H03M1/06
Abstract: 本发明属集成电路技术领域，具体为一种可抑制采样时钟相位偏差影响的时间交错模数转换器。它由前端采样保持电路、各个通道的采样保持电路、子模数转换器以及多路复用器组成。其中，子模数转换器由缓冲器、参考电阻串、两级粗子预放大电路、细子预放大电路、两级折叠电路、有源内插电路、比较器、编码电路连接构成。两个通道生成的二进制数字信号通过多路复用器输出，成为整个模数转换器的输出。本发明抑制了通道间采样时钟相位偏差的影响，其采用的采样保持电路也大大提高采样的动态性能，并抑制了采样开关的时钟馈通效应。
-
公开(公告)号：CN1761157A
公开(公告)日：2006-04-19
申请号：CN200510110261.X
申请日：2005-11-10
Applicant: 复旦大学
IPC: H03L7/08
Abstract: 本发明属于集成电路技术领域，具体为一种适用于环振锁相环的动态电压模式相位内插电路。该电路由两个预驱动器、用于分压的电阻串，用于降低输入时钟slew rate两个负载电容和时钟重整形驱动器经电路连接组成。其中，电阻串的电阻数目、重整形驱动器的数目与相位内插数目相同。两个负载电容分别连接于预驱器与电阻串两端之间；重整形驱动器并联于电阻串的各个电阻之间，将变缓的边沿调回原样，并进一步驱动下一级电路。本发明可大大减小芯片面积和功耗，并可减弱电源干扰和信号串扰，具有重要实用价值。
-
公开(公告)号：CN1561009A
公开(公告)日：2005-01-05
申请号：CN200410016672.8
申请日：2004-03-02
Applicant: 复旦大学
IPC: H04B3/02
Abstract: 本发明为一种千兆以太网收发器接收通道中的数据对齐电路。该电路模块由输入数据队列、判决器序列、n0发生器、猜想序列发生器、串并转换器、序列匹配器和输出多路选择器组成。其在系统中的连接方式之一，是接于数据通道的均衡器和Vilerbi译码器之间；连接方式之二，将模块分为控制部分和数据通路部分，控制部分接于均衡器之后，数据通路部分接于A/D转换器和均衡器之间。本发明可使接收通路中四对双绞线上的数据对齐，从而使后续的解码操作能够正确进行。
-
公开(公告)号：CN1561002A
公开(公告)日：2005-01-05
申请号：CN200410016675.1
申请日：2004-03-02
Applicant: 复旦大学
IPC: H03M1/66
Abstract: 本发明为一种千兆以太网发送电路中的数模转换器。它由温度译码模块、开关锁存器阵列模块、电流单元阵列模块和锁相环电路模块组成。系统的5bit数字信号给温度译码电路，经过编码后输出16bit数字信号，分别送入开关锁存器模块处理，得到128路数字开关信号，作为电流单元阵列的输入，并控制电流单元的打开或关闭；锁相环电路为数模转换器提供采样时钟以及用于4ns时序控制所需的一系列时钟。本发明能将输出模拟电平的转换时间控制在3ns－5ns之间。
-
公开(公告)号：CN116915191A
公开(公告)日：2023-10-20
申请号：CN202310574645.5
申请日：2023-05-19
Applicant: 复旦大学
Abstract: 本发明属于集成电路技术领域，具体为一种基于浮动电源的宽带高线性环形放大器。本发明环形放大器结构，由第一反相器级、第二反相器级、第三反相器级以及浮动电源电路构成；第一反相器级包括N路和P路反相器，输入为环形放大器的差分输入，输出通过交叉耦合连接到第二反相器级的栅端，电阻RBE提供偏置增强电压；第二反相器级包括N路和P路反相器，输入为第一反相器级中PMOS管和NMOS管的漏端，输出为第三反相器级的栅端，电阻RDZ提供自偏置电压；第三反相器级包括N路和P路反相器，输入为第二反相器级中PMOS管和NMOS管的漏端，输出为环形放大器的差分输出；本发明可提高环形放大器稳定性和在一定输出摆幅内的线性度。
-
-
-
-
-
-
-
-
-
Search Results
198
records
(took 0.03 seconds)
