-
公开(公告)号：CN117494650A
公开(公告)日：2024-02-02
申请号：CN202210866205.2
申请日：2022-07-22
Applicant: 复旦大学
IPC: G06F30/398 , G06F30/367 , G06F30/27 , G06N3/045 , G06N3/047 , G06N3/0985 , G06N7/01
Abstract: 本发明属集成电路设计中的模拟/射频电路参数设计自动优化领域，具体是一种基于多任务神经网络增强高斯过程(Multi‑task Neural Network EnhancedGaussian Process)，使用多任务建模贝叶斯优化(Bayesian Optimization)算法的模拟/射频电路优化方法，该方法能选择更合适的电路参数使模拟/射频电路获得更好的性能，同时显著减少优化过程中电路仿真的次数。
-
公开(公告)号：CN109901913B
公开(公告)日：2023-08-22
申请号：CN201711308530.2
申请日：2017-12-11
Applicant: 复旦大学
Abstract: 本发明属于计算机多线程并行编程领域，涉及一种执行失败后，可控重复执行次数(N‑retry)的多线程事务存储编程模型方法。本发明将原事务存储编程模型进行修改，对执行失败的事务控制重复执行次数，并通过构建任务队列，若事务执行失败，则将该事务执行的任务返回至任务队列尾部的方式，确保并行模型的正确性，并避开多线程程序中的热点资源，减少事务总执行失败次数，提高程序并发效率。本方法易用性高，能在高冲突并行算法中显著提高并行效率。
-
公开(公告)号：CN116484787A
公开(公告)日：2023-07-25
申请号：CN202210039711.4
申请日：2022-01-13
Applicant: 复旦大学
IPC: G06F30/373 , G06F30/398
Abstract: 本发明属集成电路设计技术领域，具体涉及一种基于贝叶斯优化(Bayesian Optimization)的模拟电路优化方法，该方法采用高斯过程(Gaussian Process)建模，并利用带约束预测熵搜索(PESC)和可行域期望提升(FEI)作为采集函数。本发明提出对模拟电路的各个性能指标分别建立高斯过程模型；通过优化PESC/wPESC采集函数，产生下一轮迭代优化需要仿真的Testbench和相应仿真点；通过对可行域期望提升采集函数求解一个多模态优化问题，提升探索未知可行域的效率。与现有技术的模拟电路优化方法相比，本方法在保证电路优化质量的同时，能够显著减少优化过程中所需电路仿真的次数。
-
公开(公告)号：CN116401999A
公开(公告)日：2023-07-07
申请号：CN202111599461.1
申请日：2021-12-24
Applicant: 复旦大学
IPC: G06F30/392 , G06F30/398 , G06F30/27 , G06N3/08
Abstract: 本发明属于集成电路制造中测试验证的自动化领域，具体涉及一种基于图神经网络的版图热点检测方法。该方法能够加快热点检测速度10倍以上，并且检测的精度和误报率都表现良好。
-
公开(公告)号：CN116362186A
公开(公告)日：2023-06-30
申请号：CN202111599448.6
申请日：2021-12-24
Applicant: 复旦大学
IPC: G06F30/373 , G06F30/27 , G06N7/01
Abstract: 本发明属模拟集成电路设计中电路设计自动化领域，涉及一种基于图嵌入的连续空间运算放大器拓扑优化方法，具体涉及一种基于定制的有向无环图自动编码器(variational graph auto‑encoder，VGAE)双层贝叶斯优化(Bi‑level Bayesian Optimization)算法的运算放大器(operational amplifier)电路拓扑优化方法；该方法能根据具体的设计指标，自动完成运算放大器电路的拓扑结构优化和参数调整，可大幅缩短电路的设计周期。
-
Patent Agency Ranking
公开(公告)号：CN115345105A
公开(公告)日：2022-11-15
申请号：CN202110517487.0
申请日：2021-05-12
Applicant: 复旦大学
IPC: G06F30/373 , G06N7/00
Abstract: 本发明属集成电路设计技术领域，涉及集成电路设计中的模拟电路参数设计自动优化方法，具体涉及一种基于多任务高斯过程模型(Multi‑task Gaussian Process)，使用多任务建模贝叶斯优化(Bayesian Optimization)算法的模拟电路优化方法，该方法能选择更合适的电路参数使模拟电路获得更好的性能，同时显著减少优化过程中电路仿真的次数。
-
公开(公告)号：CN114792084A
公开(公告)日：2022-07-26
申请号：CN202110106298.4
申请日：2021-01-26
Applicant: 复旦大学
IPC: G06F30/398 , G06F30/27 , G06N3/00 , G06N7/00 , G06F111/08 , G06F119/02
Abstract: 本发明属于集成电路技术领域，涉及一种针对大规模SRAM阵列电路后仿真的高效良率分析方法。本发明利用小规模SRAM阵列电路和大规模SRAM阵列电路的相关性，将小规模SRAM电路作为低置信度源，大规模SRAM电路作为高置信度源，对小规模和大规模SRAM电路的性能关于工艺参数构造多置信度高斯过程模型；采用自适应迭代的策略，以小规模SRAM电路的最优偏移向量作为起始点，迭代地搜索和更新大规模SRAM电路的最优偏移向量，并迭代地构造及更新多置信度高斯过程模型，提出通过求解一个多模态优化问题，得到小规模SRAM电路最优偏移向量附近的失效边界，将其加入大规模SRAM电路的初始建模中，进一步提高算法的收敛速度。该方法能大幅减少大规模SRAM阵列后仿真良率分析所需仿真次数。
-
公开(公告)号：CN114519314A
公开(公告)日：2022-05-20
申请号：CN202011312648.4
申请日：2020-11-20
Applicant: 复旦大学
IPC: G06F30/32
Abstract: 本发明属集成电路计算机辅助设计/电子设计自动化领域，具体涉及集成电路寄生参数提取方向中一种提高边界积分方程和随机混合法求解导体或介质平面边界面电荷密度的精度的方法。本方法以边界上待求点为球心构造一个半球体，与区域边界相交为一个平面圆盘，应用球面Green函数的第二类边界积分方程进行求解，将待求点处的面电荷密度转化为由半球面和平面圆盘构成的封闭曲面上的积分。本发明属一种局部性解法，可高精度计算局部边界上的面电荷密度，无需对互连线和介质边界表面进行离散；并具有随机法天然并行性的优势，易于实现大规模并行计算。
-
公开(公告)号：CN108268688B
公开(公告)日：2021-11-02
申请号：CN201710004676.1
申请日：2017-01-04
Applicant: 复旦大学
IPC: G06F30/398 , G06F119/18
Abstract: 本发明属于集成电路可制造性设计中电子束光刻技术领域，具体涉及字符投影的电子束光刻中，利用光刻字符间隙可交叠的性质，通过优化放置在字符盘上光刻字符的位置和数量，最终减少芯片制造所需的总曝光次数，提升电子束光刻的吞吐率。本发明的关键在于提出一个考虑字符空白交叠面积和字符使用频次/复杂度的综合指标f/A；并提出了一种准确、有效的估算字符实际占用面积的方法；通过修改2‑D装箱算法，最终实现字符盘的优化设计。实验结果表明，本发明提出的方法明显优于目前国际上已知的最好方法。
-
公开(公告)号：CN108614903B
公开(公告)日：2021-10-01
申请号：CN201611134827.7
申请日：2016-12-11
Applicant: 复旦大学
IPC: G06F30/398
Abstract: 本发明属于集成电路设计自动化领域，具体涉及一种基于相关性聚类和协方差收缩技术的集成电路仿真数据相关性建模方法及装置：本发明中首先获得建模所需的电路仿真数据，然后根据该数据构造一个原始多元正态分布，通过相关性聚类和协方差收缩技术，对该分布进行修正，得到一个以修正后的多元正态分布表示的相关性模型。本发明提高了相关性模型的可靠性和准确性，使得电路仿真数据的相关性模型可适用于任意规模的电路，利用该模型开发的算法在准确度和效率上都得以保证。
-
-
-
-
-
-
-
-
-
Search Results
138
records
(took 0.031 seconds)
