公开(公告)号：CN116260760A

公开(公告)日：2023-06-13

申请号：CN202211613274.9

申请日：2022-12-15

Applicant: 之江实验室 ,  华南理工大学

Inventor： 植浩聪 ,  王小航 ,  李顺斌 ,  邓庆文 ,  孙天宁 ,  万智泉 ,  王之宇

IPC: H04L45/12 ,  H04L45/02 ,  H04L45/586

Abstract: 本发明提供了一种在多芯粒互连网络中基于流量感知的拓扑重构方法。多芯粒互连网络拓扑包括芯粒内网络拓扑和芯粒间网络拓扑，该方法通过在芯粒间网络中增加可配置交叉开关网络，并运用启发式重构方法配置这些可配置交叉开关，为频繁通信的路由器提供直接连接的虚拟链路，以降低平均跳数和网络延迟。本发明通过减少芯粒管脚数量，降低网络的平均跳数和延迟，从而降低芯片的面积和成本，提高其性能，可用于通用处理器和多种应用的专用处理器的设计。

公开(公告)号：CN116127905A

公开(公告)日：2023-05-16

申请号：CN202310402712.5

申请日：2023-04-06

Applicant: 之江实验室

Inventor： 霍婷婷 ,  万智泉 ,  邓庆文 ,  张汝云 ,  李顺斌 ,  胡守雷 ,  张坤 ,  刘勤让 ,  沈剑良

IPC: G06F30/392 ,  G06F30/394 ,  G06F30/398 ,  H01L23/488 ,  G06F115/12

Abstract: 本发明涉及一种用于设计基板的方法、基板及晶圆级芯粒集成结构，所述基板包括依次堆叠的第一焊盘组、互联层和第二焊盘组；芯粒贴装于芯粒焊盘上，所述芯粒焊盘用于键合至所述第二焊盘组，以使所述芯粒、所述芯粒焊盘和所述基板构成晶圆级芯粒集成结构；PCB焊盘的两面分别用于键合PCB板和所述第一焊盘组，以使所述PCB板、所述PCB焊盘和所述晶圆级芯粒集成结构构成目标交换系统。芯粒通过互联层内部三维布线作为和PCB板之间的信号传输过渡，避免了芯粒和PCB板之间直接信号传输，也就避免了芯粒和PCB板之间因尺寸不匹配或者热膨胀系数等原因造成的信号传输迟延，从而提升信号传输性能。

公开(公告)号：CN115408371B

公开(公告)日：2023-01-31

申请号：CN202211341670.0

申请日：2022-10-31

Applicant: 之江实验室

Inventor： 王培磊 ,  张汝云 ,  邹涛 ,  李顺斌 ,  黄培龙

IPC: G06F16/21 ,  G06F16/27

Abstract: 本发明公开了一种redis数据库动态冗余部署方法和装置，redis数据库的冗余部署，增大了整个系统的广义鲁棒性，符合内生安全领域的拟态架构。同时，本发明创新性地采用旁路监听和热切换的方式，打破了传统的动态冗余架构需要将输入输出代理嵌入到系统内部的局限性，使得针对redis数据库的异构冗余部署过程对原系统的影响接近了理论上的最小值。并且基于旁路监听和热切换的动态冗余部署，使得各个模块与原系统之间的进程实现完全解耦，既有利于开发、调试、部署和整机测试，也提高了整个系统设计和部署的灵活性，从而使得成本也更加可控。

公开(公告)号：CN115003025B

公开(公告)日：2022-11-08

申请号：CN202210838419.9

申请日：2022-07-18

Applicant: 之江实验室

Inventor： 邓庆文 ,  张坤 ,  李顺斌 ,  张汝云

IPC: H05K1/18 ,  H05K1/02 ,  H05K1/11 ,  H01L23/367 ,  H01L23/473 ,  H01L21/768

Abstract: 本发明公开了一种可拆卸式晶上系统与PCB板的互连结构及制造方法，包括底部结构件，顶部结构件，底部凹槽，晶上系统，下顶部凹槽，上顶部凹槽，PCB组装件，所述上顶部凹槽的顶表面均布设置有若干连接块，所述连接块的底端中心固定设置有凸台，所述凸台与所述PCB组装件契合连接，所述PCB组装件通过连接件贯穿所述PCB组装件并延伸至所述连接块内与所述顶部结构件连接，所述下顶部凹槽内设置有柔性连接组件，柔性连接组件的下表面连接所述晶上系统，柔性连接组件的上表面连接所述PCB组装件。本发明解决可拆卸式晶上系统与PCB板互通互连的关键技术难题，尤其能解决因PCB板与晶上系统的拆卸维修问题，从而为晶上系统与传统PCB板混合集成提供可靠的技术保障。

公开(公告)号：CN114843250B

公开(公告)日：2022-10-21

申请号：CN202210785368.8

申请日：2022-07-06

Applicant: 之江实验室

Inventor： 王伟豪 ,  李顺斌 ,  刘冠东 ,  张汝云

IPC: H01L23/544 ,  B07C5/344 ,  G01R31/26

Abstract: 本发明公开了一种晶圆级集成系统的测试结构及测试方法，该测试结构是由晶圆衬底和键合在晶圆上的芯粒，以及在晶圆上从芯粒周围引出的芯粒测试电路和通过晶圆互连引出到晶圆外围的系统测试电路组成；其测试方法是利用一次扎针实现对集成芯粒的测试和集成系统的测试。首先，对同质的芯粒进行相应的晶圆级芯片测试，测试结束标记失效的芯粒后，进入下一种类型的同质芯粒测试，完成所有芯粒测试后，根据通过测试的芯粒构建系统链路，对晶圆级集成系统进行系统级测试。利用本发明可以一次扎针就完成对键合芯粒的测试以及晶上集成系统的测试，利用芯粒测试可以筛除失效的芯粒，系统级测试可以确保系统链路的正确性以及整个晶上系统的可靠运行。

公开(公告)号：CN114896940B

公开(公告)日：2022-09-20

申请号：CN202210817940.4

申请日：2022-07-13

Applicant: 之江实验室

Inventor： 万智泉 ,  李顺斌 ,  张汝云 ,  王伟豪

IPC: G06F30/392 ,  G06F30/18

Abstract: 本发明提供了一种软件定义的晶圆级交换系统设计方法及装置，包括：确定晶圆级交换系统布局约束；构建目标晶圆级交换系统并确定参数，设计交换网络逻辑拓扑结构；设计交换芯粒在晶圆基板上的布局；分别设计对外芯粒和内部芯粒接口结构；配置交换芯粒各端口交换模式与使能状态；当晶圆级交换系统可实现目标逻辑拓扑结构，则结束流程；否则，重新构造交换网络逻辑拓扑结构并将其映射到基板上。本发明基于集成电路制造工艺约束所能提供的物理拓扑结构固定的晶圆基板，通过软件定义混合交换机制的方式构建面向不同应用场景的高性能、大规模、拓扑结构灵活的晶圆级交换系统。

公开(公告)号：CN114520728B

公开(公告)日：2022-08-05

申请号：CN202210417933.5

申请日：2022-04-21

Applicant: 之江实验室

Inventor： 李顺斌 ,  张汝云 ,  丁文 ,  王乐乐

IPC: H04L9/32 ,  H04L9/30 ,  G09B7/02 ,  H04L9/40

Abstract: 本发明公开了一种分布式匿名阅卷评分方法与系统，为阅卷评委端登记公钥证书并向全部评委公开，阅卷评委端自行生成随机校验码并计算其散列值，阅卷评委端利用全员公钥与个人私钥对该随机校验码的散列值进行匿名签名，签名后的随机校验码散列值登记在系统公链上，直至所有阅卷评委端完成随机校验码散列值的登记；正式阅卷时，各阅卷评委端的阅卷结果附加随机校验码一同提交；系统服务端计算该随机校验码的散列值并与公链上的散列值进行比对，判别有效性。本发明基于区块链、环签名以及散列函数单向特性，实现了分布式阅卷评委的完全匿名，采用随机校验码作为匿名认证手段，降低了系统的计算开销，提升了数据交互效率。

公开(公告)号：CN113285838B

公开(公告)日：2022-08-05

申请号：CN202110587827.7

申请日：2021-05-28

Applicant: 之江实验室

Inventor： 张汝云 ,  邹涛 ,  徐琪 ,  李顺斌 ,  朱祖勍 ,  陈波帆 ,  郑齐涛 ,  唐绍飞

IPC: H04L41/14 ,  H04L45/745 ,  H04L41/0893

Abstract: 本发明公开了一种基于POF的异构标识网络模型及数据包及管理异构标识网络的方法，包括：建立一个基于POF的异构标识的网络模型、设计异构标识网络中通信数据包的格式实现基于POF管理异构标识网络。其中，在模型中，控制器负责路径规划、下发流表的任务；解析器负责解析异构标识并把结果返回给控制器的任务；POF交换机负责数据包的转发任务；管理器负责连接异构标识设备与POF交换机，具体任务是封装异构标识设备发送的数据包然后转发给POF交换机与接收来自POF交换机的数据包并转发给正确的异构标识设备。该方法中使用POF管理异构标识网络，利用POF的特性使得网络能够处理不同标识种类的数据包且不用为每种标识都设计一种通信协议，减少网络的开发难度，同时不影响正常的数据面通信。

公开(公告)号：CN114759012A

公开(公告)日：2022-07-15

申请号：CN202210664279.8

申请日：2022-06-14

Applicant: 之江实验室

Inventor： 邓庆文 ,  张坤 ,  李顺斌 ,  张汝云

IPC: H01L23/538 ,  H01L21/768 ,  H05K1/18 ,  H05K3/34 ,  H05K3/40

Abstract: 本发明公开了基于TSV工艺晶上系统与PCB板互连结构，包括底部结构件和顶部结构件，所述底部结构件与所述顶部结构件通过连接件可拆卸链接，所述底部结构件的上表面设置有底部凹槽，所述底部凹槽内设置有晶上系统，所述晶上系统的下表面与所述底部凹槽之间贴合连接，所述顶部结构件的下表面设置有顶部凹槽，所述顶部凹槽内通过连接件连接有PCB预制件，所述PCB预制件的另一端通过弹性连接器连接所述晶上系统。本发明不仅可解决大尺寸晶上系统与翘曲PCB板连通问题，还可以解决晶上系统散热问题，从而为晶上系统的供电、调试、信号输入输出提供技术支撑，为更高速率、更大容量的晶上系统的设计与制造提供技术保障。

公开(公告)号：CN114363251B

公开(公告)日：2022-07-08

申请号：CN202210275748.7

申请日：2022-03-21

Applicant: 之江实验室

Inventor： 万智泉 ,  李顺斌 ,  张汝云

IPC: H04L45/28

Abstract: 本发明公开了一种面向Benes网络的低复杂度避障路由方法及装置，对于Benes网络，通过对故障单元判定子网连接优先级；根据输入‑输出端口连接情况，构建输入层输入端口、输出层输出端口、子网连接优先级的关联关系；根据关联关系确定输入层、输出层开关状态；根据开关状态更新子网中的输入‑输出端口连接情况；当输入‑输出端口连接情况达到中间级，则确定中间级开关单元状态并结束流程；否则，将次边缘级作为最新的边缘级，重新进行故障单元分析。面向开关单元设计不理想、配套控制电路及电封装不连通情况，该低复杂度避障路由方法可实现任意规模Benes网络结构、任意端口配置情况下的低阻塞率路由，实现开关单元资源利用最优化。