-
公开(公告)号：CN107769806B
公开(公告)日：2019-11-22
申请号：CN201710964551.3
申请日：2017-10-17
Applicant: 清华大学
Abstract: 本发明涉及高速串行通信中基于二维非对称可变模板的片上眼图监测，属于集成电路设计技术领域。本发明提出的EOM通过两路DAC可调节纵轴的参考电压，通过两路PI可调节横轴的采样时钟，实现非对称的参照模板，从而形成最终非对称的眼图，更接近实际眼图的测量情况。同时，可设置模板数目的增加也提高了最终形成眼图的精度。电路的电压比较和采样电路部分采用CML电路，逻辑运算和分频均采用CMOS电路，实现了较低功耗的目的。
-
公开(公告)号：CN109039060B
公开(公告)日：2019-10-08
申请号：CN201811085204.4
申请日：2018-09-18
Applicant: 深圳清华大学研究院
Abstract: 本发明公开了一种输出电压稳定的双电荷泵，包括：时钟电路，以时钟信号CLK为输入，用于产生两相非交叠时钟；逻辑电路：以两相非交叠时钟为和模式选择信号Vin为输入，用于产生双边泵电路开关管的栅极信号；双边泵电路：以开关管的栅极信号和补偿管的控制信号为输入，用于产生输出电压；负载电流检测电路：以双边泵电路中泵电路飞线电容和输出稳压电容之间的压差为输入，用于产生补偿管的控制信号。本发明能解决负载电流的变化对输出电压的影响，使得输出电压不随负载电流发生较大变化，从而提高输出电压的稳定性和精确性。
-
公开(公告)号：CN106788394B
公开(公告)日：2019-09-27
申请号：CN201611104760.2
申请日：2016-12-05
Applicant: 清华大学
IPC: H03K19/0185
Abstract: 一种高速电流模逻辑驱动器，包括偏置电流源和差分输入对管，差分输入信号为vin1和vin2，差分输出信号为vout1和vout2，其在输入vin1和输出vout2之间设置并联的LFCF电路，在输入vin2和输出vout1之间设置并联的LFCF电路，本发明差分驱动器在交叉的输入、输出之间增加了并联LC网络，并联LC网络产生谐振，从而提高了驱动器的带宽，使得驱动器能输出高速率的数据，有效提高驱动器的工作速度。
-
公开(公告)号：CN106788395B
公开(公告)日：2019-07-12
申请号：CN201611104765.5
申请日：2016-12-05
Applicant: 清华大学
IPC: H03K19/0185
Abstract: 本发明涉及一种高速合路器，适用于高速串行接口，属于模拟电路设计领域；该合路器实现四路并行差分数据输入、一路差分数据输出的功能，合路器包含四个对单路输入数据进行处理的模块，每个模块有两个正交的时钟输入端，模块增加了辅助MOS管，可以在第一个时钟的上升沿对关键节点的寄生电容进行预充电，从而提高了第一个时钟输入到数据输出的速度，减小了第一个和第二个时钟输入到数据输出之间的延迟失配，进而降低了合路器输出数据的符号间干扰。
-
公开(公告)号：CN108768389A
公开(公告)日：2018-11-06
申请号：CN201810388303.3
申请日：2018-04-26
Applicant: 清华大学
Abstract: 本发明涉及一种用于锁相环中的多频带两级环形压控振荡器，属于集成电路设计领域。本发明提出的环形振荡器由两级延迟单元构成，利用额外的锁存器增加延迟来维持振荡，由尾电流源控制振荡频率。相比于一般结构，本发明通过额外增加一组开关，增加了(2n‑1)条频带(n为开关级数)。增加的频带能够更好适应工艺偏差、电源、温度的变化，使得锁相环总能锁定到所需的频点。开关控制信号可由额外数字电路(例如频率自动校准电路)提供。
-
Patent Agency Ranking
公开(公告)号：CN106788395A
公开(公告)日：2017-05-31
申请号：CN201611104765.5
申请日：2016-12-05
Applicant: 清华大学
IPC: H03K19/0185
CPC classification number: H03K19/018557
Abstract: 本发明涉及一种高速合路器，适用于高速串行接口，属于模拟电路设计领域；该合路器实现四路并行差分数据输入、一路差分数据输出的功能，合路器包含四个对单路输入数据进行处理的模块，每个模块有两个正交的时钟输入端，模块增加了辅助MOS管，可以在第一个时钟的上升沿对关键节点的寄生电容进行预充电，从而提高了第一个时钟输入到数据输出的速度，减小了第一个和第二个时钟输入到数据输出之间的延迟失配，进而降低了合路器输出数据的符号间干扰。
-
公开(公告)号：CN102931982B
公开(公告)日：2015-10-14
申请号：CN201210478209.X
申请日：2012-11-22
Applicant: 清华大学深圳研究生院
Abstract: 本发明公开了电路设计和数据传输技术领域中的一种高速串行接口接收端的时钟数据恢复电路中的时钟相位判断电路，包括第一鉴相器、第二鉴相器、第三鉴相器、第四鉴相器、第一投票单元、第二投票单元和第三投票单元。本发明先将两路高速信号解复用（Demux）成四路相对低速的信号，输入时钟相位判断电路。然后时钟相位判断电路中的鉴相器分别对这四路信号处理，判断出相应的early/late信息。最后时钟相位判断电路中的投票单元将这四组early/late信息进行投票，得出综合的early/late信息。时钟相位判断电路输出early信号表示采样时钟需要前移，输出late信号表示采样时钟需要后移，输出hold信号表示采样时钟不变。本发明提供的时钟相位判断电路不但使时钟数据恢复环路的带宽减小了一半，并且使数字模块速度降低了一半，设计简单、功耗低且占用面积小。
-
公开(公告)号：CN103023502B
公开(公告)日：2015-08-19
申请号：CN201210468665.6
申请日：2012-11-19
Applicant: 清华大学深圳研究生院
IPC: H03M1/12
Abstract: 本发明提出一种消除斩波纹波的方法及实现该方法的模数转换电路。该方法对一个斩波周期内的信号进行间隔为斩波周期一半时间的两次采样，并将两次采样值做积分、求和，从而保留了有用信号，消除了斩波残留的纹波信号。所述信号放大和模数转换电路包括斩波放大器和级联在其后的sigma-delta模数转换器。采用内嵌于sigma-delta模数转换器的开关结构，利用该模数转换器中第一级积分器的模拟加法功能对斩波放大器输出信号中的残余纹波进行一阶整形（电压求和），从而降低纹波幅度，削弱其对于模数转换器转换精度的影响。该电路不需要斩波放大器和模数转换器之间的模拟低通滤波器，节约了功耗、面积，简化了电路的设计。
-
公开(公告)号：CN103051289B
公开(公告)日：2015-04-29
申请号：CN201210554992.3
申请日：2012-12-20
Applicant: 清华大学深圳研究生院
Abstract: 一种低时钟串扰的预放大器，包括一个偏置电流源MOS管、一对输入MOS管和一对负载MOS管、第五MOS管、第六MOS管和第七MOS管，所述第五MOS管和所述第六MOS管的栅极接地，所述第五MOS管的源极接其中一个负载MOS管的漏极，所述第五MOS管的漏极接其中一个输入MOS管的漏极，所述第六MOS管的源极接另一个负载MOS管的漏极，所述第六MOS管的漏极接另一个输入MOS管的漏极，所述第七MOS管的源极接所述偏置电流源MOS管的漏极，所述第七MOS管的漏极接所述一对输入MOS管的源极，所述第七MOS管的栅极接电源。在此还公开了具有该预放大器的动态比较器及电路。本发明能够屏蔽时钟信号向预放大器输入端的耦合作用，减小时钟信号对输入端的串扰。
-
公开(公告)号：CN102256018B
公开(公告)日：2013-06-12
申请号：CN201110207900.X
申请日：2011-07-22
Applicant: 清华大学
Abstract: 一种集成RFID功能的手机，利用RFID读写设备和手机两者在工作频率和硬件结构上相似的特点，通过复用手机内部的天线、重构后的天线开关、射频收发模块、基带模块以及终端接口，并配置复用手机的软件，使手机工作在符合RFID通信的UHF频段，实现RFID通信功能。本发明不需要在手机上增加额外的RFID读写模块，从而提高硬件资源的利用率，节约硬件资源，并实现RFID的应用。
-
-
-
-
-
-
-
-
-
Search Results
134
records
(took 0.028 seconds)
