-
公开(公告)号：CN106603095A
公开(公告)日：2017-04-26
申请号：CN201611104172.9
申请日：2016-12-05
Applicant: 清华大学
IPC: H04B1/04
CPC classification number: H04B1/0483
Abstract: 本发明涉及一种高速低功耗PAM4发射机，用于高速串行接口，属于模拟电路设计领域；该发射机使用PAM4编码，在8:2合路(并行8路数据合成2路数据)时使用4:1合路器代替8:4和4:2的两级2:1合路器，从而简化了合路器及相应时钟链路的结构，大大节约了功耗和面积。
-
Patent Agency Ranking
公开(公告)号：CN106776426B
公开(公告)日：2020-10-27
申请号：CN201611104171.4
申请日：2016-12-05
Applicant: 清华大学
Abstract: 本发明涉及一种带有时序校准的发射机，用于高速串行接口，属于模拟电路设计领域。该发射机从某一中间级合路器中获取该级的输出数据和时钟信号，送入鉴相器；鉴相器对输入的数据和时钟信号进行比较并输出对应的控制电压；该控制电压经过电压/电流变换器转换成控制电流，控制位于时钟链路中的相位插值器；相位插值器根据控制电流调整其输入时钟和输出时钟之间的相位关系，调整相位后的输出时钟用于对前面所述合路器的数据进行采样；由此构成的反馈网络自动调整采样时钟的相位，保证合路器中数据和时钟的时序关系。
-
公开(公告)号：CN106788395B
公开(公告)日：2019-07-12
申请号：CN201611104765.5
申请日：2016-12-05
Applicant: 清华大学
IPC: H03K19/0185
Abstract: 本发明涉及一种高速合路器，适用于高速串行接口，属于模拟电路设计领域；该合路器实现四路并行差分数据输入、一路差分数据输出的功能，合路器包含四个对单路输入数据进行处理的模块，每个模块有两个正交的时钟输入端，模块增加了辅助MOS管，可以在第一个时钟的上升沿对关键节点的寄生电容进行预充电，从而提高了第一个时钟输入到数据输出的速度，减小了第一个和第二个时钟输入到数据输出之间的延迟失配，进而降低了合路器输出数据的符号间干扰。
-
公开(公告)号：CN106788395A
公开(公告)日：2017-05-31
申请号：CN201611104765.5
申请日：2016-12-05
Applicant: 清华大学
IPC: H03K19/0185
CPC classification number: H03K19/018557
Abstract: 本发明涉及一种高速合路器，适用于高速串行接口，属于模拟电路设计领域；该合路器实现四路并行差分数据输入、一路差分数据输出的功能，合路器包含四个对单路输入数据进行处理的模块，每个模块有两个正交的时钟输入端，模块增加了辅助MOS管，可以在第一个时钟的上升沿对关键节点的寄生电容进行预充电，从而提高了第一个时钟输入到数据输出的速度，减小了第一个和第二个时钟输入到数据输出之间的延迟失配，进而降低了合路器输出数据的符号间干扰。
-
公开(公告)号：CN106776426A
公开(公告)日：2017-05-31
申请号：CN201611104171.4
申请日：2016-12-05
Applicant: 清华大学
CPC classification number: G06F13/4072 , G06F13/4282 , G06F2213/0002
Abstract: 本发明涉及一种带有时序校准的发射机，用于高速串行接口，属于模拟电路设计领域。该发射机从某一中间级合路器中获取该级的输出数据和时钟信号，送入鉴相器；鉴相器对输入的数据和时钟信号进行比较并输出对应的控制电压；该控制电压经过电压/电流变换器转换成控制电流，控制位于时钟链路中的相位插值器；相位插值器根据控制电流调整其输入时钟和输出时钟之间的相位关系，调整相位后的输出时钟用于对前面所述合路器的数据进行采样；由此构成的反馈网络自动调整采样时钟的相位，保证合路器中数据和时钟的时序关系。
-
-
-
-
-
Search Results
6
records
(took 0.014 seconds)
