-
公开(公告)号：CN102097296A
公开(公告)日：2011-06-15
申请号：CN201010506128.7
申请日：2010-10-09
Applicant: 北京大学
IPC: H01L21/02 , H01L21/3065 , G03F7/00 , G03F7/20 , B82Y40/00
CPC classification number: B82Y40/00
Abstract: 本发明公开了一种半导体纳米圆环的制备方法，该方法首先在半导体衬底上涂正性光刻胶，然后基于泊松衍射的原理，通过微米级直径的圆形掩膜版对光刻胶进行曝光，得到圆环形的光刻胶，再在圆环形光刻胶的保护下对衬底进行等离子体刻蚀，在衬底表面形成壁厚为纳米尺寸的圆环形结构。本发明采用微米尺寸的光刻设备和微米尺寸的圆形掩膜制备出纳米尺寸的圆环形结构，克服了对先进光刻技术的依赖，从而有效降低了圆环形纳米结构的制备成本。
-
公开(公告)号：CN101847576A
公开(公告)日：2010-09-29
申请号：CN201010153583.3
申请日：2010-04-23
Applicant: 北京大学
IPC: H01L21/027 , H01L21/306 , H01L21/316 , G03F7/00
Abstract: 本发明提供了一种制备超窄槽的方法，属于超大规模集成电路制造技术领域。该方法具体包括：首先在衬底上制备化学机械抛光停止层；然后淀积一氮化硅层，在氮化硅层上淀积一多晶硅层；随后将多晶硅加工成窄槽；再将多晶硅上定义出的窄槽转移到衬底材料上，从而实现在衬底材料上制备超窄槽。本发明制备出的多晶硅超窄槽的截面形状接近理想矩形，从而在衬底材料上制备出的超窄槽的形状也接近矩形，且此方法制备超窄槽的宽度可以精确控制到10纳米。此外，采用此工艺制备出的超窄槽左右两侧材料分布情况一致，因此可以制备出左右两侧深度相同的衬底材料的超窄槽。
-
公开(公告)号：CN118099214A
公开(公告)日：2024-05-28
申请号：CN202410217904.3
申请日：2024-02-28
Applicant: 北京大学
Abstract: 本发明提供了一种抗总剂量辐射的多栅器件，属于半导体技术领域。本发明包括半导体衬底，其上设置有凸起的Fin条和STI区；STI区位于两个Fin条之间，其不与两个Fin条接触；Fin条的顶部和两侧具有横跨Fin条的栅极结构，与栅极结构接触的Fin条部分形成沟道区；源、漏位于沟道区两端。本发明通过将STI区与Fin条相接触的部分被挖空，只保留其不与Fin条相接触的中间部分，减小了氧化层区域的体积，因此辐照引入的陷阱电荷数量减少，辐照诱生陷阱电荷导致的关态泄漏电流增大特性得到明显抑制。
-
公开(公告)号：CN117913140A
公开(公告)日：2024-04-19
申请号：CN202311759201.5
申请日：2023-12-20
Applicant: 北京大学
Abstract: 本发明公开了一种抗辐射SOI FinFET器件，属于超大规模集成电路技术领域。该器件包括SOI衬底，在SOI衬底上具有Fin条结构，在Fin条结构顶部至下部包括栅极结构、栅氧化层和沟道区；源、漏位于沟道区两端，SOI衬底中的埋氧层划分为漏端下方埋氧层、栅极下方埋氧层和源端下方埋氧层，漏端下方埋氧层厚度与源端下方埋氧层的厚度之比为0.5～40之间，且栅极下方埋氧层的厚度比源极下方埋氧层的厚度大。本发明能有效抑制总剂量效应，且有利于减弱SOI FinFET的自热效应。
-
公开(公告)号：CN116504720A
公开(公告)日：2023-07-28
申请号：CN202310535127.2
申请日：2023-05-12
Applicant: 北京大学
IPC: H01L21/8238 , B82Y40/00
Abstract: 本发明公开了一种全包围栅极纳米片CMOS器件集成方法，属于超大规模集成电路制造技术领域。本发明在伪栅和外侧墙形成后，形成第二次外侧墙，通过在内侧墙凹陷内填充与二次外侧墙相同的介质材料，利用循环刻蚀工艺，将第二次外侧墙及其下部的Si/内侧墙沿相同的界面刻蚀去除，形成最终的内侧墙。与现有的通过单层外侧墙来形成内侧墙的方法相比，本发明提出的二次外侧墙方法，其内侧墙与栅长的结构参数完全由伪栅长度、第一次外侧墙厚度厚度以及SiGe腐蚀量决定。并且在N/P型区域形成的结构保持一致，有效避免了在N/P型器件之间存在工艺差异和片间涨落。
-
Patent Agency Ranking
公开(公告)号：CN110880491B
公开(公告)日：2021-08-03
申请号：CN201911099567.8
申请日：2019-11-12
Applicant: 北京大学
IPC: H01L23/552 , H01L27/02 , H01L29/08 , H01L29/78
Abstract: 本发明公开了一种提高MOS器件或集成电路抗辐照性能的方法，利用纳米级MOS器件引入的应变硅技术的工艺特点，在版图设计时适当调整PMOS器件源漏扩散区长度SA，最终增大沟道中的压应力，从而可以提高沟道中空穴迁移率，提高PMOS器件的常态性能，另一方面，还可以减小总剂量辐照引起的阈值电压漂移，从而减少总剂量辐照对纳米级MOS器件的影响，提高纳米级集成电路抗总剂量辐照性能。
-
公开(公告)号：CN110929468A
公开(公告)日：2020-03-27
申请号：CN201911111343.4
申请日：2019-11-14
Applicant: 北京大学
IPC: G06F30/39 , G06F30/367
Abstract: 本发明公开了一种单粒子辐照引入的涨落的表征方法及应用，通过测试提取单粒子辐照前后多个不同尺寸器件的阈值电压分布，获得单粒子辐照引起的阈值电压涨落，进而对工艺涨落模型进行修正，修正辐射环境下工作的电路设计裕度要求。本发明计算方法简单，应用范围广，可以面向不同技术代和不同辐射环境应用需求，修正辐射环境下工作的电路设计裕度要求，提高纳米级集成电路在辐射环境下工作的可靠性。
-
公开(公告)号：CN110880491A
公开(公告)日：2020-03-13
申请号：CN201911099567.8
申请日：2019-11-12
Applicant: 北京大学
IPC: H01L23/552 , H01L27/02 , H01L29/08 , H01L29/78
Abstract: 本发明公开了一种提高MOS器件或集成电路抗辐照性能的方法，利用纳米级MOS器件引入的应变硅技术的工艺特点，在版图设计时适当调整PMOS器件源漏扩散区长度SA，最终增大沟道中的压应力，从而可以提高沟道中空穴迁移率，提高PMOS器件的常态性能，另一方面，还可以减小总剂量辐照引起的阈值电压漂移，从而减少总剂量辐照对纳米级MOS器件的影响，提高纳米级集成电路抗总剂量辐照性能。
-
公开(公告)号：CN106898553A
公开(公告)日：2017-06-27
申请号：CN201710156386.9
申请日：2017-03-16
Applicant: 北京大学
IPC: H01L21/336 , H01L29/06 , H01L29/16 , H01L29/78
CPC classification number: H01L29/66795 , H01L29/0649 , H01L29/16 , H01L29/785
Abstract: 本发明公布了一种鳍式场效应晶体管及其制备方法。该器件采用高迁移率沟道材料，可以提高开态电流；在Fin条底部引入局域埋氧层，形成了体在绝缘层上(Body‑on‑Insulator,BOI)结构，切断了源漏间的泄漏电流通道，能够有效抑制泄漏电流，并且比SOI(/SGOI/GOI)FinFET具有更小的埋氧层面积，改善了散热问题。
-
公开(公告)号：CN105655255A
公开(公告)日：2016-06-08
申请号：CN201510947001.1
申请日：2015-12-17
Applicant: 北京大学
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/66477 , H01L29/7848
Abstract: 本发明公开了一种应变锗器件的制备方法，属于半导体器件制造工艺领域。该制备方法通过离子注入对源漏区域表面进行预非晶化，并在源漏区域中注入张应变诱导元素，然后对衬底进行退火，使非晶区域固相外延再结晶。本发明采用固相外延方法可以抑制应变诱导原子的扩散，使其集中分布在表面，从而提高源漏区域中张应变诱导元素的组分，使沟道中的应力增加，并且与现有工艺兼容，可以用于应变锗MOS器件的工艺基础。
-
-
-
-
-
-
-
-
-
Search Results
115
records
(took 0.019 seconds)
