-
公开(公告)号：CN116127905B
公开(公告)日：2023-07-04
申请号：CN202310402712.5
申请日：2023-04-06
Applicant: 之江实验室
IPC: G06F30/392 , G06F30/394 , G06F30/398 , H01L23/488 , G06F115/12
Abstract: 本发明涉及一种用于设计基板的方法、基板及晶圆级芯粒集成结构，所述基板包括依次堆叠的第一焊盘组、互联层和第二焊盘组；芯粒贴装于芯粒焊盘上，所述芯粒焊盘用于键合至所述第二焊盘组，以使所述芯粒、所述芯粒焊盘和所述基板构成晶圆级芯粒集成结构；PCB焊盘的两面分别用于键合PCB板和所述第一焊盘组，以使所述PCB板、所述PCB焊盘和所述晶圆级芯粒集成结构构成目标交换系统。芯粒通过互联层内部三维布线作为和PCB板之间的信号传输过渡，避免了芯粒和PCB板之间直接信号传输，也就避免了芯粒和PCB板之间因尺寸不匹配或者热膨胀系数等原因造成的信号传输迟延，从而提升信号传输性能。
-
公开(公告)号：CN116314183A
公开(公告)日：2023-06-23
申请号：CN202310557253.8
申请日：2023-05-17
Applicant: 之江实验室
Abstract: 本申请提供一种晶圆基板电源完整性的优化方法、晶圆基板及晶上系统。晶圆基板包括多个单元结构，每个单元结构包括多层金属层，多层金属层包括位于顶层的微凸点阵列、位于底层的微焊盘阵列、以及位于顶层与底层之间的一层或多层中间层，微凸点阵列通过一层或多层中间层与微焊盘阵列按照预定关系对应连接以形成晶圆基板的多个分立的网络，多个分立的网络至少包括电源网络，电源网络包括位于多层金属层的其中一层或多层上的电源平面。优化方法包括：对晶圆基板进行电源完整性检查；当某层的电源平面不满足电源完整性检查中的电压降要求时，则在多层金属层中寻找可布线的空余空间；及在可布线的空余空间内对待优化的电源平面进行加密布局。
-
公开(公告)号：CN116259606A
公开(公告)日：2023-06-13
申请号：CN202310543699.5
申请日：2023-05-15
Applicant: 之江实验室
IPC: H01L23/528 , H01L21/768 , H01L23/00 , H01L23/58
Abstract: 本申请提供一种TSV结构及其制备方法，封装结构包括晶圆，晶圆的正面开设有容纳孔，容纳孔的中部设有呈圆柱形的第一金属层。沿容纳孔的径向，晶圆和第一金属层之间设有同轴的至少一个截面呈环形的第二金属层。晶圆与相邻的第二金属层之间、相邻的两个第二金属层之间、第一金属层与相邻的第二金属层之间均设有截面呈环形的电介质层。电介质层与晶圆之间、电介质层与第二金属层之间、电介质层与第一金属层之间均设有截面呈环形的绝缘层。至少两个电介质层设有截面呈扇环形的空气间隙。第一金属层传递信号，第二金属层接地屏蔽信号干扰，保证了TSV的传输性能。多层空气间隙可以降低整体的互联电容，缓解热应力。
-
公开(公告)号：CN116230654A
公开(公告)日：2023-06-06
申请号：CN202310521113.5
申请日：2023-05-10
Applicant: 之江实验室
IPC: H01L23/32 , H01L21/66 , H01L23/544 , H01L21/50 , H01L21/60
Abstract: 本申请提供一种晶上系统组装结构及其组装方法。其中，该晶上系统组装结构包括依次层叠的晶圆层、介质层和电路板层，各层分别设有键合区、测试区和对位区。晶上系统组装结构还包括第一组装件和第二组装件，第一组装件设置于晶圆层远离介质层的一侧，第一组装件包括相互连接的承载部和至少一个闩部，承载部与晶圆层可拆卸连接。第二组装件至少部分围绕第一组装件设置，第二组装件具有用于容置闩部的孔部，孔部的内径大于闩部的外径，第二组装件靠近承载部的一侧与承载部之间具有间隙。可实现晶上系统组装并进行精确对位，可避免出现接触不良、焊盘错位或层间蠕动等问题。
-
公开(公告)号：CN116224279A
公开(公告)日：2023-06-06
申请号：CN202310510636.X
申请日：2023-05-08
Applicant: 之江实验室
IPC: G01S7/41
Abstract: 本说明书公开了一种目标检测的方法、装置、存储介质及电子设备。所述目标检测的方法包括：获取发射信号以及接收信号，根据发射信号和接收信号，生成第一雷达数据，以及，根据目标发射天线的发射信号和所述接收信号，生成第二雷达数据，将第二雷达数据输入检测模型，确定输出结果，并以最小化输出结果与第一雷达数据之间的偏差为优化目标，对检测模型进行训练，将训练完成的检测模型部署，根据目标雷达所接收到的接收信号以及目标雷达所发射的发射信号，生成雷达数据，并将雷达数据输入检测模型，以进行目标检测。
-
Patent Agency Ranking
公开(公告)号：CN116016330A
公开(公告)日：2023-04-25
申请号：CN202310004859.9
申请日：2023-01-03
Applicant: 之江实验室
IPC: H04L45/48 , H04L45/128 , H04L45/243
Abstract: 本说明书公开了一种针对非直连拓扑网络的数据传输方法，可以在非直连拓扑网络中确定源节点和该源节点对应的目的节点，源节点用于向目的节点发送数据；以源节点为树的根节点，采用不同的搜索算法确定出各搜索树，而后，可以根据各搜索树，确定将源节点所发送的数据传输到目的节点所采用的各路由路径，以通过各路由路径，将从源节点发送的各数据包传输给目的节点，其中，传输不同数据包时所采用的路由路径不完全相同，从而达到降低阻塞的效果。
-
公开(公告)号：CN115985862A
公开(公告)日：2023-04-18
申请号：CN202310092471.9
申请日：2023-01-12
Applicant: 之江实验室
IPC: H01L23/31 , H01L23/48 , H01L23/528 , H01L23/485 , H01L23/488
Abstract: 本申请提供一种用于晶上系统的集成基板结构及晶上系统。该集成基板结构包括晶圆基板及重布线层。晶圆基板包括彼此连通的至少两层金属层，至少两层金属层包括位于顶层的微凸点阵列、及位于底层的微焊盘阵列。微凸点阵列与微焊盘阵列按照预定关系对应连接以至少形成晶圆基板的电源网络。重布线层设置于微焊盘阵列的下方，重布线层与微焊盘阵列连接并用于与外部电源连通，以将外部电源引入到微焊盘阵列中并供应至晶圆基板的电源网络。本申请的集成基板结构及晶上系统能够提高电源的完整性。
-
公开(公告)号：CN113203897B
公开(公告)日：2022-11-01
申请号：CN202110410681.9
申请日：2021-04-14
Applicant: 之江实验室
IPC: G01R29/10
Abstract: 本发明公开了一种任意二维天线阵列的旁瓣抑制与波束形成方法。该方法基于自适应原理，设定天线方向图主瓣方向和主旁瓣抑制比(主瓣增益和最大旁瓣增益的比值)，开展二维单一波束的控制形成，获得天线阵列复数权重因子；同理形成其他方向二维波束，采用复数域的权重因子叠加获得二维多波束。在二维波束控制基础上，通过波束的E/H面分解和旋转，开展三维波束的控制，获得天线阵列复数权重因子并最终形成多个三维波束，且具有较好的主旁瓣抑制比。本发明可以快速控制形成多种形式的波束天线方向图，对任意排列的平面阵列适用，可开展动态波束控制的空间扫描。
-
公开(公告)号：CN115237036A
公开(公告)日：2022-10-25
申请号：CN202211155809.2
申请日：2022-09-22
Applicant: 之江实验室
IPC: G05B19/042
Abstract: 本发明公开了一种针对晶圆级处理器系统的全数字化管理装置，使用可编程逻辑器件实现了对晶圆处理器系统主要功能单元的精细化控制，利用可编程逻辑器件多引脚和并行处理的优势，为每个单元提供独立的主控制器和物理通道，实现了高效率、高实时管理和故障隔离，使所有带有总线协议的被管理功能单元的从机地址实现了归一化。拓扑上，使用多个可编程逻辑器件组成一主多从的结构，主机与从机之间通过全双工高速接口连接，实现了管理IO引脚的扩展。将主控单元与从扩展单元安装在供电系统的不同层，有效利用了晶圆处理器供电板的空间，使由可编程逻辑器件组成的管理装置不影响系统的整体尺寸、供电密度和配电损耗。
-
公开(公告)号：CN114860054B
公开(公告)日：2022-10-14
申请号：CN202210782350.2
申请日：2022-07-05
Applicant: 之江实验室
Abstract: 本发明公开了一种针对晶圆级处理器的供电装置，采用硅基板（3）作为晶圆级处理器的衬底基板，所述供电装置与硅基板（3）贴合，包括供电单元（16），所述供电单元（16）同时为多个处理器Die（2）供电，每个供电单元分为电源去耦层、核心电压层和外围电压层；所述处理器Die（2）连接电源去耦层，所述核心电压层设置于电源去耦层和外围电压层之间。本发明解决了晶圆级处理器的高密度的供电及处理器外围配套电路需求，具有高功率密度、低翘曲、低电源噪声、易维护等优点，可为低压大电流需求的同构或异构晶圆级处理器提供一体化供电解决方案。
-
-
-
-
-
-
-
-
-
Search Results
110
records
(took 0.025 seconds)
