一种非应答方式识别卡片进场的RFID读卡器及识别方法

    公开(公告)号:CN103310170A

    公开(公告)日:2013-09-18

    申请号:CN201210070196.2

    申请日:2012-03-16

    Abstract: 一种非应答方式识别卡片进场的RFID读卡器及识别方法,读卡器包含依次电路连接的天线、天线电路、发射接收电路和编码解码电路,还包含电路连接所述天线、天线电路和发射接收电路的进场检测电路,发射接收电路通过天线电路和天线,发射电磁场,当卡片进入读卡器的电磁场范围后,进场检测电路通过对发射接收路径上的信号变化进行检测,快速识别卡片进入电磁场内。本发明摒弃了慢速的轮询应答请求识别方式,缩短识别时间,提高了卡片进场检测的效率,节省检测时间,节省了无卡状态下的寻卡功耗。

    保证Selinux文件安全的方法及装置
    92.
    发明公开

    公开(公告)号:CN119312377A

    公开(公告)日:2025-01-14

    申请号:CN202310862895.9

    申请日:2023-07-13

    Abstract: 本发明公开了一种保证Selinux文件安全的方法及装置,所述方法包括:在需要对安全策略文件进行更新时,从用户空间的文件系统读取被签名的安全策略文件;对所述被签名的安全策略文件进行签名验证,并获取新的安全策略;在签名验证通过后,卸载原安全策略,然后将所述新的安全策略加载到Selinux内核。利用本发明方案,可以保证Selinux的配置信息与安全策略被可信加载与更新,防止攻击者通过修改Selinux配置文件或安全策略文件绕过操作系统内核级别的安全防护。

    样本处理方法及装置、存储介质
    93.
    发明公开

    公开(公告)号:CN118070871A

    公开(公告)日:2024-05-24

    申请号:CN202211412318.1

    申请日:2022-11-11

    Abstract: 本发明公开了一种样本处理方法及装置、存储介质,该方法包括:获取输入样本,所述输入样本为图像或视频流;在所述输入样本上遍历地叠加防护补丁,得到一组第一样本;分别将所述第一样本输入到神经网络中,得到每个第一样本对应的输出信息;根据所述输出信息确定所述输入样本是否存在对抗样本补丁。利用本发明方案,可以对输入样本是否存在对抗样本补丁实时进行检测,有效防止对抗样本攻击。

    一种优化的三模冗余加固电路结构

    公开(公告)号:CN111177985B

    公开(公告)日:2023-08-18

    申请号:CN201911239200.1

    申请日:2019-12-06

    Abstract: 本发明提出一种优化的三模冗余加固电路结构,涉及三模冗余电路优化技术领域,能够更好地改善现有技术中面积和功耗上的浪费情况。所述电路结构包括:COMB1一端连接DATA_IN_TMRO,另一端与DFF1和VOTER5的一端连接;所述DFF1一端连接CLKTMRO,另一端与VOTER1和VOTER2的一端连接;所述VOTER1的一端还与DFF2的一端和DFF5的另一端连接,所述VOTER1的另一端与COMB3的一端连接;所述COMB3的另一端与DFF3和VOTER6的一端连接;所述DFF3的一端输入CLK_TMRO,所述DFF3的另一端与VOTER3的一端、VOTER7的一端连接;所述VOTER3的一端还与DFF4的一端、DFF6的一端连接,所述VOTER3的另一端连接DATAOUTTMRO;还包括COMB2,所述COMB2的一端连接DATA_IN_TMR1,另一端与DFF2的一端和所述VOTER5的一端连接;所述DFF2的一端连接CLK_TMR1,另一端与所述VOTER2的一端连接。

    标签及其主动负载调制的方法

    公开(公告)号:CN113836953B

    公开(公告)日:2023-07-28

    申请号:CN202010513603.7

    申请日:2020-06-08

    Abstract: 本申请实施例提供一种标签及其主动负载调制的方法,标签包括:第一天线,其适于接收读卡器发射的电磁场以及发送载波信号;接收模块,其适于从电磁场中恢复读卡器发送的第一时钟信号,第一时钟信号具有第一相位φr;相位调整模块,其适于确定载波信号并且固定载波信号的相位差以使得在读卡器的第二天线处电磁场和载波信号产生最大上升干涉或者最大下降干涉,载波信号包括第二时钟信号和第三时钟信号;调制模块,其适于通过基带信号调制副载波以及通过副载波调制载波信号。本申请实施例的技术方案可以降低产品设计的复杂度,降低功耗。

    时延数据库的创建方法、时延计算方法及设备

    公开(公告)号:CN114417753A

    公开(公告)日:2022-04-29

    申请号:CN202011174201.5

    申请日:2020-10-28

    Abstract: 本发明实施例提供一种时延数据库的创建方法、时延计算方法及设备,FPGA芯片具有基于重复单元的阵列结构,重复单元包括逻辑重复单元和内部连线重复单元,逻辑重复单元包括第一逻辑重复单元和第二逻辑重复单元,时延数据库的创建方法包括创建路径表,创建路径表包括:确定路径,路径通过第一线段从第一逻辑重复单元的第一引脚、经过N个重复单元、然后通过第二线段连接到第二逻辑重复单元的第二引脚,其中,相邻的重复单元之间通过线段连接,N为大于或等于0的整数;获取路径中各线段分别对应的线段时延;将第一引脚、第二引脚和线段时延存储于路径表中。本发明实施例的技术方案可以提高时延评估的计算速度和准确性,并且具有良好的扩展性。

    数据加、解密方法及数据加、解密系统

    公开(公告)号:CN109428712B

    公开(公告)日:2022-01-07

    申请号:CN201710738505.1

    申请日:2017-08-24

    Abstract: 一种数据加、解密方法及数据加、解密系统。所述加密方法包括:处理器获取PUF模块初始化产生的第一真实响应数据,基于所述第一真实响应数据得到私钥数据,基于所述私钥数据得到对应的公钥数据并发送至加密装置;所述加密装置生成对待加密数据进行加密的加密密钥,利用所述加密密钥对待加密数据进行加密,将加密后的数据存储在第一存储器中;并利用所述公钥数据对所述加密密钥进行加密,得到密钥数据;所述第二存储器获取所述第一真实响应数据对应的辅助数据及所述密钥数据并进行存储。应用上述方案,可以提高数据的安全性。

    半导体单元器件
    99.
    发明公开

    公开(公告)号:CN113764410A

    公开(公告)日:2021-12-07

    申请号:CN202010501168.6

    申请日:2020-06-04

    Abstract: 一种半导体单元器件,包括:电源区、PMOS管、NMOS管、接地区、输出端、金属连接层,金属连接层包括第一金属互连线及第二金属互连线,其中,PMOS管的源极与电源区耦接,栅极与第一金属互连线耦接;NMOS管的源极与接地区耦接,栅极与第一金属互连线耦接;输出端与第二金属互连线耦接;第一金属互连线上设置有可配置的第一通孔结构,以将第一金属互连线连接于选定的第一对象;第二金属互连线上设置有可配置的第二通孔结构,以将第二金属互连线连接于选定的第二对象,以使得第二对象与输出端导通。上述方案,在流片后需要更改半导体单元器件的输出逻辑时,无需进行ECO绕线,既可以实现半导体单元器件的输出逻辑的更改,故,可以降低ECO成本。

    一种提高抗静电能力的智能卡、载带及方法

    公开(公告)号:CN113344164A

    公开(公告)日:2021-09-03

    申请号:CN202010134167.2

    申请日:2020-03-02

    Abstract: 本发明提供一种提高抗静电能力的智能卡、载带及方法。一种提高抗静电能力的智能卡,所述智能卡包含智能卡本体、镶嵌在智能卡本体的载带和黏贴在载带背面的芯片,载带的外表面镀有第一金手指和若干个第二金手指,第一金手指电性连接芯片的GND管脚,需要优先释放电荷的第二金手指与所述第一金手指之间具有优先的空气放电路径。本发明还通过在载带上涂覆弱导电层,使需要优先释放电荷的第二金手指与第一金手指之间形成优先放电路径。本发明成本低、实施简单,能够快速有效的提高智能卡的抗静电能力,大大增加智能卡的使用寿命。

Patent Agency Ranking