公开(公告)号：CN110310955A

公开(公告)日：2019-10-08

申请号：CN201811415269.0

申请日：2018-11-26

Applicant: 三星电子株式会社

Inventor： 南尚完 ,  沈元補 ,  赵志虎

IPC: H01L27/11563 ,  H01L27/11568 ,  H01L27/11582 ,  H01L27/11578

Abstract: 本发明提供了一种具有多个垂直沟道结构的三维(3D)存储器件。所述三维存储器件包括：第一存储块、第二存储块和位线。所述第一存储块包括在相对于衬底的表面的垂直方向上延伸的第一垂直沟道结构。所述第二存储块包括在所述垂直方向上位于所述第一垂直沟道结构上的第二垂直沟道结构，以及沿第一水平方向延伸并在所述垂直方向上偏移的第一串选择线和第二串选择线。所述位线在所述第一存储块与所述第二存储块之间沿所述第一水平方向延伸，并且由所述第一存储块和所述第二存储块共享。所述第二存储块可以包括都连接到所述位线和所述第一串选择线并且具有彼此不同的阈值电压的第一串选择晶体管和第二串选择晶体管。

公开(公告)号：CN109524045A

公开(公告)日：2019-03-26

申请号：CN201810705803.5

申请日：2018-07-02

Applicant: 三星电子株式会社

Inventor： 郑原宅 ,  郭昭英 ,  南尚完

IPC: G11C16/34 ,  G11C16/04

CPC classification number: G11C16/26 ,  G11C16/0483 ,  G11C16/10 ,  G11C16/24 ,  G11C16/34 ,  G11C16/3459 ,  G11C16/3436

Abstract: 非易失性存储器器件的操作方法包括：将编程电压施加到所选择的字线并对连接到所选择的字线的所选择的存储器单元进行编程；读取连接到所选择的字线的相邻字线的相邻存储器单元；以及通过调整所选择的存储器单元与感测节点之间的电荷共享来验证所选择的存储器单元，其中该感测节点通过位线连接到所选择的存储器单元。

公开(公告)号：CN104733041B

公开(公告)日：2019-03-26

申请号：CN201410666066.4

申请日：2014-11-19

Applicant: 三星电子株式会社

Inventor： 南尚完 ,  李康斌 ,  崔奇焕

IPC: G11C16/06 ,  G11C16/14

Abstract: 本发明公开了非易失性存储装置和擦除非易失性存储装置的方法。提供了一种擦除非易失性存储装置的方法，非易失性存储装置包括沿垂直于基底的方向形成的多个存储块，每个存储块具有连接到位线的多个串。所述方法包括下述步骤：利用电源电压选择将被擦除的存储块；利用负电压取消选择除了选择的存储块以外的剩余的存储块；设置偏置条件以减小取消选择的存储块的泄漏电流；以及对选择的存储块执行擦除操作。

公开(公告)号：CN109119117A

公开(公告)日：2019-01-01

申请号：CN201810668463.3

申请日：2018-06-26

Applicant: 三星电子株式会社

Inventor： 郑原宅 ,  南尚完 ,  朴镇宇 ,  郑宰镛

IPC: G11C16/08 ,  G11C16/10 ,  G11C16/24 ,  H01L27/11551

Abstract: 一种三维非易失性存储器装置，其包括单元串。所述单元串包括柱结构，其包括竖直地堆叠在衬底上的地选择晶体管、多个存储器单元和串选择晶体管。存储器单元包括第一单元组和堆叠在第一单元组上的第二单元组，并且柱结构的至少一部分的水平宽度朝着衬底在深度方向上减小。对存储器装置编程的方法包括：通过柱结构的地选择晶体管将单元串的第一单元组的存储器单元的沟道初始化；以及随后将编程电压施加至单元串的柱结构的存储器单元。

公开(公告)号：CN107731252A

公开(公告)日：2018-02-23

申请号：CN201710674694.0

申请日：2017-08-09

Applicant: 三星电子株式会社

Inventor： 南尚完 ,  朴商仁

IPC: G11C7/12 ,  G11C8/12

CPC classification number: G11C16/08 ,  G11C8/06 ,  G11C11/4082 ,  G11C11/4087 ,  G11C11/4099 ,  G11C16/10 ,  G11C16/34 ,  G11C16/3454 ,  G11C29/028 ,  H03K19/02 ,  G11C7/12 ,  G11C8/12

Abstract: 一种非易失性存储器设备，包括存储器单元阵列、行解码器电路、页缓冲器电路和控制逻辑电路。所述控制逻辑电路控制所述行解码器电路和所述页缓冲器电路执行：(1)预编程，即，顺序地选择多个存储器块并且增大所选存储器块的串选择晶体管或接地选择晶体管的阈值电压，以及(2)在完成所述预编程之后，主编程，即，顺序地选择所述多个存储器块、对所选存储器块的串选择晶体管或接地选择晶体管编程并且通过使用验证电压执行验证。

公开(公告)号：CN102376357B

公开(公告)日：2016-01-13

申请号：CN201110227178.6

申请日：2011-08-09

Applicant: 三星电子株式会社

Inventor： 朴晸壎 ,  姜京花 ,  尹治元 ,  南尚完 ,  尹盛远

IPC: G11C16/02 ,  H01L27/115

CPC classification number: G11C11/5642 ,  G11C16/0483 ,  G11C16/06 ,  G11C16/3454 ,  H01L27/11582 ,  H01L29/7926

Abstract: 公开了一种非易失性存储器件，其包括：三维存储单元阵列，所述的三维存储单元阵列具有从最靠近衬底的最低存储单元阵列层向最远离衬底的最高存储单元阵列层延伸的字线；电压生成器电路，其产生第一电压信号和第二电压信号；以及行选择电路，其同时施加第一电压信号到被选字线和第二电压信号到未选字线。被选字线和未选字线具有不同电阻；然而在定义的时段内以相同的上升斜率将第一电压信号施加到被选字线以及将第二电压信号施加到未选字线。

公开(公告)号：CN104733046A

公开(公告)日：2015-06-24

申请号：CN201410717769.5

申请日：2014-12-01

Applicant: 三星电子株式会社

Inventor： 南尚完

IPC: G11C16/14 ,  G11C16/34

Abstract: 本发明涉及一种非易失性存储装置的擦除方法及应用该方法的存储装置。一种擦除包括多个存储块的非易失性存储装置的方法包括下述步骤：接收擦除命令；响应于擦除命令，擦除所述多个存储块中的选择的存储块；在执行用于检测选择的存储块是否被正常擦除的擦除确认操作的同时，执行检测连接到用于选择包括在选择的存储块中的串的至少一条选择线的选择晶体管的阈值电压是否改变的操作。