公开(公告)号：CN107731252B

公开(公告)日：2023-07-04

申请号：CN201710674694.0

申请日：2017-08-09

Applicant: 三星电子株式会社

Inventor： 南尚完 ,  朴商仁

IPC: G11C7/12 ,  G11C8/12

Abstract: 一种非易失性存储器设备，包括存储器单元阵列、行解码器电路、页缓冲器电路和控制逻辑电路。所述控制逻辑电路控制所述行解码器电路和所述页缓冲器电路执行：(1)预编程，即，顺序地选择多个存储器块并且增大所选存储器块的串选择晶体管或接地选择晶体管的阈值电压，以及(2)在完成所述预编程之后，主编程，即，顺序地选择所述多个存储器块、对所选存储器块的串选择晶体管或接地选择晶体管编程并且通过使用验证电压执行验证。

公开(公告)号：CN109285582A

公开(公告)日：2019-01-29

申请号：CN201810691199.5

申请日：2018-06-28

Applicant: 三星电子株式会社

Inventor： 金志锡 ,  朴商仁 ,  朴一汉 ,  尹翔镛 ,  林奎善 ,  崔晟云

IPC: G11C29/42

Abstract: 本发明提供一种存储器系统、非暂时性计算机可读介质及错误校验与校正的方法，可提高非易失性存储器装置的良率、可靠性及寿命。用于控制非易失性存储器装置的错误校验与校正的方法包括将写入数据存储在多个存储区中。所述写入数据可通过执行错误校验与校正编码而产生。可基于从所述存储区读出的多个读取数据中的每一者来执行单独式错误校验与校正解码。当所述单独式错误校验与校正解码关于所有所述读取数据来说均失败时，可通过对所述读取数据执行逻辑运算来提供逻辑运算数据。可基于所述逻辑运算数据来执行组合式错误校验与校正解码。

公开(公告)号：CN109285582B

公开(公告)日：2023-11-07

申请号：CN201810691199.5

申请日：2018-06-28

Applicant: 三星电子株式会社

Inventor： 金志锡 ,  朴商仁 ,  朴一汉 ,  尹翔镛 ,  林奎善 ,  崔晟云

IPC: G11C29/42

Abstract: 本发明提供一种存储器系统、非暂时性计算机可读介质及错误校验与校正的方法，可提高非易失性存储器装置的良率、可靠性及寿命。用于控制非易失性存储器装置的错误校验与校正的方法包括将写入数据存储在多个存储区中。所述写入数据可通过执行错误校验与校正编码而产生。可基于从所述存储区读出的多个读取数据中的每一者来执行单独式错误校验与校正解码。当所述单独式错误校验与校正解码关于所有所述读取数据来说均失败时，可通过对所述读取数据执行逻辑运算来提供逻辑运算数据。可基于所述逻辑运算数据来执行组合式错误校验与校正解码。

公开(公告)号：CN107731252A

公开(公告)日：2018-02-23

申请号：CN201710674694.0

申请日：2017-08-09

Applicant: 三星电子株式会社

Inventor： 南尚完 ,  朴商仁

IPC: G11C7/12 ,  G11C8/12

CPC classification number: G11C16/08 ,  G11C8/06 ,  G11C11/4082 ,  G11C11/4087 ,  G11C11/4099 ,  G11C16/10 ,  G11C16/34 ,  G11C16/3454 ,  G11C29/028 ,  H03K19/02 ,  G11C7/12 ,  G11C8/12

Abstract: 一种非易失性存储器设备，包括存储器单元阵列、行解码器电路、页缓冲器电路和控制逻辑电路。所述控制逻辑电路控制所述行解码器电路和所述页缓冲器电路执行：(1)预编程，即，顺序地选择多个存储器块并且增大所选存储器块的串选择晶体管或接地选择晶体管的阈值电压，以及(2)在完成所述预编程之后，主编程，即，顺序地选择所述多个存储器块、对所选存储器块的串选择晶体管或接地选择晶体管编程并且通过使用验证电压执行验证。