-
公开(公告)号：CN110048675B
公开(公告)日：2023-03-21
申请号：CN201910370715.9
申请日：2019-05-06
Applicant: 西安微电子技术研究所
IPC: H03F1/30
Abstract: 本发明公开了一种提高双极型轨对轨运放输入偏置电流性能的电路，在晶体管QB3和晶体管QB4的发射极加入两种不同类型的电阻，可减小在高电源电压下由于PNP型晶体管有限的厄力电压导致的电流源无法被准确镜像的缺陷，从而确保流入输入NPN管和PNP管的电流源大小一致。本发明可保证在不同电源电压下输入PNP对晶体管Q1和晶体管Q2的输入偏置电流几乎不随共模电压的变化而变化，即在不同电源下，输入偏置电流随共模电压的变化曲线可表现的更为平坦；本发明采用温漂系数相反的基区电阻RB1和多晶硅电阻RB2，可形成温度补偿，使输入PNP对管的基极电流随温度变化范围更大，与NPN管的基极电流随温度变化范围相当，二者相加后，在整个温度范围内输入偏置电流的温漂特性得到优化。
-
公开(公告)号：CN113992486A
公开(公告)日：2022-01-28
申请号：CN202111258552.9
申请日：2021-10-27
Applicant: 西安微电子技术研究所
IPC: H04L25/03
Abstract: 本发明一种自适应双标分量极值对比判决反馈均衡电路，包括两抽头滤波器、阈值自适应单元、比较电路、时延单元、双标幅值均衡判决电路、系数更新单元和缓冲器；两抽头滤波器的输入端用于接收输入信号VIN，两抽头滤波器的输出端分别连接阈值自适应单元的输入端和比较电路的输入端，比较电路的输出端分别连接时延单元的输入端、双标幅值均衡判决电路的输入端和缓冲器的输入端，缓冲器用于输出信号VOUT；时延单元的输出端和阈值自适应单元的输出端均连接双标幅值均衡判决电路的输入端，双标幅值均衡判决电路的输出端连接系数更新单元的输入端，系数更新单元的输出端反馈连接两抽头滤波器的输入端。降低信号传输误码率，优化判决反馈均衡电路设计结构。
-
公开(公告)号：CN113014208B
公开(公告)日：2023-07-04
申请号：CN202110271708.0
申请日：2021-03-12
Applicant: 西安微电子技术研究所
IPC: H03F1/52
Abstract: 本发明公开了一种输入端口相位翻转保护电路，包括电阻R5、电流源Iss、三极管Q5、三极管Q6、三极管Q7、三极管Q8和三极管Q9；三极管Q5的集电极连接负电源，三极管Q5的基极连接三极管Q5的发射极，三极管Q5的发射极连接三极管Q6的发射极，三极管Q6的基极连接电阻R5的一端，电阻R5的另一端分别连接Q6的集电极、三极管Q7的基极和三极管Q7的发射极，电阻R5的一端连接电流源Iss的一端，电流源Iss的另一端连接正电源；三极管Q7的集电极分别连接三极管Q8的基极和三极管Q9的基极，三极管Q8的集电极和三极管Q9的集电极均连接正电源；三极管Q8的发射极连接运算放大器的正向输入对管的基极，三极管Q9的发射极连接运算放大器的反向输入对管的基极。
-
公开(公告)号：CN113056076A
公开(公告)日：2021-06-29
申请号：CN202110269532.5
申请日：2021-03-12
Applicant: 西安微电子技术研究所
IPC: H05F3/00 , H03K19/003
Abstract: 本发明公开了一种相位翻转和静电加固保护电路，包括电阻Rinx、电阻Riny、电阻Rin`、二极管D1、二极管D2、二极管D3、寄生电阻Rj1和寄生电阻Rj2；电阻Riny的一端与运算放大器的正向输入端口INP相连，电阻Riny的另一端分别连接电阻Rinx的一端和寄生电阻Rj1的一端，寄生电阻Rj1的另一端与二极管D1一端相连，二极管D1的另一端连接至负电源；电阻Rinx的另一端分别连接电阻Rin`的一端和寄生电阻Rj2的一端，寄生电阻Rj2的另一端连接二极管D2的一端，二极管D2的另一端连接至负电源；电阻Rin`的另一端分别连接二极管D3的一端和运算放大器中的输入对管基极相连，二极管D3的另一端连接正电源，同时具有静电加固功能和相位翻转保护功能。
-
公开(公告)号：CN116388715A
公开(公告)日：2023-07-04
申请号：CN202310378296.X
申请日：2023-04-10
Applicant: 西安微电子技术研究所
Abstract: 本发明属于集成电路设计领域，具体涉及一种仪表放大器超低增益误差修调电路及方法。电阻R3的一端连接仪表放大器的RG1端，另一端连接节点A；电阻R4的一端连接节点A，另一端连接节点B；电阻R5的一端连接节点B，另一端连接仪表放大器的RG2端；电阻R6的一端连接节点A，另一端连接仪表放大器的RG2端。在不影响电路功能的前提下，本发明一方面可通过最小精度2Ω/步的粗修调调整电阻R3、电阻R4和电阻R5的阻值；另一方面通过并联精修调网络实现对电阻R3、电阻R4和电阻R5的阻值0.01Ω/步的高精度调整，两者配合可将仪表放大器增益误差控制在0.1％以下。
-
Patent Agency Ranking
公开(公告)号：CN113992486B
公开(公告)日：2023-05-12
申请号：CN202111258552.9
申请日：2021-10-27
Applicant: 西安微电子技术研究所
IPC: H04L25/03
Abstract: 本发明一种自适应双标分量极值对比判决反馈均衡电路，包括两抽头滤波器、阈值自适应单元、比较电路、时延单元、双标幅值均衡判决电路、系数更新单元和缓冲器；两抽头滤波器的输入端用于接收输入信号VIN，两抽头滤波器的输出端分别连接阈值自适应单元的输入端和比较电路的输入端，比较电路的输出端分别连接时延单元的输入端、双标幅值均衡判决电路的输入端和缓冲器的输入端，缓冲器用于输出信号VOUT；时延单元的输出端和阈值自适应单元的输出端均连接双标幅值均衡判决电路的输入端，双标幅值均衡判决电路的输出端连接系数更新单元的输入端，系数更新单元的输出端反馈连接两抽头滤波器的输入端。降低信号传输误码率，优化判决反馈均衡电路设计结构。
-
公开(公告)号：CN113992485A
公开(公告)日：2022-01-28
申请号：CN202111258539.3
申请日：2021-10-27
Applicant: 西安微电子技术研究所
IPC: H04L25/03
Abstract: 本发明公开了一种判决反馈均衡电路和高速信号信道传输结构，判决反馈均衡电路通过对比判决反馈均衡正向最大补偿后幅值与反向最大补偿后幅值，获得后标分量在两种情况下均衡滤波器对输入信号的补偿情况，并实时调整滤波器控制系数，优化判决反馈均衡电路的均衡方案，使均衡后信号达到最佳状态。均衡算法简单，控制环路明确，电路结构实现容易。当判决反馈均衡正向最大补偿后幅值绝对值小于反向最大补偿后幅值绝对值时，需要增加均衡滤波器系数的绝对值；当判决反馈均衡正向最大补偿后幅值绝对值大于反向最大补偿后幅值绝对值时，需要减小均衡滤波器系数的绝对值。
-
公开(公告)号：CN110048675A
公开(公告)日：2019-07-23
申请号：CN201910370715.9
申请日：2019-05-06
Applicant: 西安微电子技术研究所
IPC: H03F1/30
Abstract: 本发明公开了一种提高双极型轨对轨运放输入偏置电流性能的电路，在晶体管QB3和晶体管QB4的发射极加入两种不同类型的电阻，可减小在高电源电压下由于PNP型晶体管有限的厄力电压导致的电流源无法被准确镜像的缺陷，从而确保流入输入NPN管和PNP管的电流源大小一致。本发明可保证在不同电源电压下输入PNP对晶体管Q1和晶体管Q2的输入偏置电流几乎不随共模电压的变化而变化，即在不同电源下，输入偏置电流随共模电压的变化曲线可表现的更为平坦；本发明采用温漂系数相反的基区电阻RB1和多晶硅电阻RB2，可形成温度补偿，使输入PNP对管的基极电流随温度变化范围更大，与NPN管的基极电流随温度变化范围相当，二者相加后，在整个温度范围内输入偏置电流的温漂特性得到优化。
-
公开(公告)号：CN113346880B
公开(公告)日：2023-07-11
申请号：CN202110663155.3
申请日：2021-06-15
Applicant: 西安微电子技术研究所
Abstract: 本发明公开基于时钟标定的可调时间三模冗余时钟产生的系统及方法，本发明针对普通时间三模冗余结构中三路时钟间隔受到工艺、电压和温度影响变化大的问题，提出一种利用系统时钟信号标定的可调时间三模冗余时钟产生方法，实现不同应用环境和场景下三模时钟时间间隔的精确设置，缓解工艺、电压和温度对三模时钟间隔时间的影响，可以进一步提高超大规模集成的工作频率和性能。
-
公开(公告)号：CN111953339B
公开(公告)日：2023-06-13
申请号：CN202010838475.3
申请日：2020-08-19
Applicant: 西安微电子技术研究所
Abstract: 本发明提供一种锁相环快速锁定鉴频电路，包括依次连接的分频模块、采样模块、比较模块和使能模块；所述分频模块的输入端分别接入锁相环参考时钟信号FREF、环路反馈时钟信号FFB和复位信号RESET；分频模块的输出信号第一正相分频时钟CKP1、第一负相分频时钟CKN1、通路一采样数据D1、第二正相分频时钟CKP2、第二负相分频时钟CKN2和通路二采样数据D2分别与采样模块的输入端相连；所述采样模块输出的第一比较信号Q1、第二比较信号Q2、第三比较信号Q3、第四比较信号Q4、第五比较信号Q5、第六比较信号Q6、第七比较信号Q7和第八比较信号Q8分别与比较模块的输入端相连；电路结构简单，易于实现，可大幅缩小锁相环从上电启动到输出频率稳定达到预定指标所需的时间。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.036 seconds)
