-
公开(公告)号：CN102656689B
公开(公告)日：2014-12-10
申请号：CN201080056694.0
申请日：2010-11-17
Applicant: 松下电器产业株式会社
IPC: H01L27/105 , H01L27/10 , H01L45/00 , H01L49/00
CPC classification number: G11C13/0007 , G11C2213/79 , H01L27/101 , H01L27/2436 , H01L27/2463 , H01L45/04 , H01L45/08 , H01L45/1233 , H01L45/146 , H01L45/1675
Abstract: 具备多个存储器单元和引出布线（12），该引出布线（12）对多个存储器单元共通地设置，多个存储器单元中的各个存储器单元具备形成在基板（1）上的晶体管（6）、以及电阻变化元件（10），该电阻变化元件（10）具有：下部电极（7）；上部电极（9），含有贵金属；以及电阻变化层（8），夹持在下部电极（7）和上部电极（9）之间；电阻变化层（8）的电阻值根据经由晶体管（6）施加在下部电极（7）和上部电极（9）之间的电脉冲而可逆地变化；引出布线（12）与多个存储器单元的上部电极（9）直接相接。
-
公开(公告)号：CN102077347B
公开(公告)日：2013-01-23
申请号：CN201080001928.1
申请日：2010-05-28
Applicant: 松下电器产业株式会社
CPC classification number: H01L27/101 , H01L27/2418 , H01L45/08 , H01L45/1233 , H01L45/146 , H01L45/1625
Abstract: 存储单元阵列的制造方法，在所述存储单元阵列中，多个第一导电体层(2)和多个第二导电体层(14)相互立体交叉地被延设在半导体衬底(1)上，在多个第一导电体层(2)和多个第二导电体层(14)的各个立体交叉部配置有电流控制元件(10)和电阻变化元件(23)电连接且串联连接而构成的存储单元，所述制造方法包括：形成第一层间绝缘膜(3)的工序；在第一层间绝缘膜(3)形成接触孔的工序；在所述接触孔内以及第一层间绝缘膜(3)上推及第一柱塞材料(4)的工序；第一抛光工序，对第一柱塞材料(4)进行抛光直到第一层间绝缘膜(3)露出为止；在第一抛光工序之后，将成为电流控制元件(10)的第一电极(6)的导电体膜(6a)堆积在第一柱塞材料(4)以及第一层间绝缘膜(3)上的工序；以及第二抛光工序，对导电体膜(6a)的表面进行抛光。
-
公开(公告)号：CN101878530B
公开(公告)日：2012-03-07
申请号：CN200980101132.0
申请日：2009-09-29
Applicant: 松下电器产业株式会社
CPC classification number: H01L45/1675 , H01L27/101 , H01L27/2409 , H01L27/2436 , H01L27/2472 , H01L27/2481 , H01L45/08 , H01L45/085 , H01L45/1233 , H01L45/145 , H01L45/146 , H01L45/1625
Abstract: 一种非易失性存储元件，其包括在基板(101)上形成的第一电极(103)、电阻变化层(108)和第二电极(107)，电阻变化层具有多层结构，该多层结构包括第一过渡金属氧化物层(104)、氧浓度高于第一过渡金属氧化物层(104)的第二过渡金属氧化物层(106)、过渡金属氧氮化物层(105)的至少3层。第二过渡金属氧化物层(106)与第一电极(103)或第二电极(107)中的任一个相接，过渡金属氧氮化物层(105)存在于第一过渡金属氧化物层(104)和第二过渡金属氧化物层(106)之间。
-
公开(公告)号：CN101796640A
公开(公告)日：2010-08-04
申请号：CN200980000536.0
申请日：2009-05-07
Applicant: 松下电器产业株式会社
IPC: H01L27/10
CPC classification number: H01L45/04 , H01L27/2436 , H01L45/1233 , H01L45/146 , H01L45/1675
Abstract: 使上部电极和下部电极的形状移位变小了的非易失性存储元件的制造方法，具有以下的工序：按照具有导电性的连接电极层(4)、由非贵金属的氮化物构成且具有导电性的下部电极层(3)、电阻变化层(2)、由贵金属构成的上部电极层(1)以及掩模层(23)的顺序进行堆积；将掩模层(23)形成为规定的形状；以掩模层(23)为掩模，通过进行蚀刻，从而将上部电极层(1)、电阻变化层(2)以及下部电极层(3)形成为规定的形状；以及同时除去掩模层(23)和通过所述蚀刻而露出的连接电极层(4)的区域。
-
公开(公告)号：CN101755338A
公开(公告)日：2010-06-23
申请号：CN200880025026.4
申请日：2008-07-11
Applicant: 松下电器产业株式会社
IPC: H01L27/10
CPC classification number: H01L27/101 , H01L27/1021 , H01L27/24 , H01L45/00
Abstract: 本发明提供电流限制元件、使用它的存储器装置及其制造方法。电流限制元件(10)被形成为，被第一电极层(12)和第二电极层(13)夹着的势垒层(11)的厚度方向的中央部(14)的势垒高度ΦA，比势垒层(11)与第一电极层(12)和第二电极层(13)的电极界面(17)附近的势垒高度ΦB大。此外，势垒层(11)例如由势垒层(11a)、(11b)、(11c)的3层结构构成，势垒层(11a)、(11b)、(11c)，例如由SiNx2、SiNx1、SiNx1(其中，X1＜X2)的SiN层形成。因此，势垒高度的形状呈阶段状地变化，在中央部(14)变高。
-
Patent Agency Ranking
公开(公告)号：CN101636841A
公开(公告)日：2010-01-27
申请号：CN200780052299.3
申请日：2007-11-30
Applicant: 松下电器产业株式会社
CPC classification number: H01L27/101 , G11C13/0007 , G11C2213/31 , G11C2213/32 , G11C2213/33 , G11C2213/34 , G11C2213/76 , H01L27/2409 , H01L27/2463 , H01L45/04 , H01L45/1233 , H01L45/146 , H01L45/147
Abstract: 本发明提供存储元件和存储装置。以矩阵状配置于存储装置(21)的存储元件(3)包括：通过施加极性为正或负的电脉冲，其电阻值变化，并且维持该变化后的电阻值的电阻变化元件(1)；和抑制在对上述电阻变化元件施加上述电脉冲时流动的电流的电流抑制元件(2)，上述电流抑制元件具有：第一电极、第二电极、和配置在上述第一电极与上述第二电极之间的电流抑制层，上述电流抑制层由SiN x (x为正实数)构成。
-
公开(公告)号：CN101946321B
公开(公告)日：2014-03-26
申请号：CN200980104930.9
申请日：2009-02-09
Applicant: 松下电器产业株式会社
CPC classification number: H01L27/101 , H01L27/2436 , H01L45/04 , H01L45/1233 , H01L45/146 , H01L45/1675
Abstract: 一种非易失性半导体存储装置(100)，包括：形成有晶体管(101)的基板(102)；在所述基板上覆盖所述晶体管形成的第一层间绝缘层(103)；在所述第一层间绝缘层上形成、与所述晶体管的漏极电极(101a)或源极电极(101b)电连接的第一接触插头(104)或第二接触插头(105)；覆盖所述第一接触插头的至少一部分形成的电阻变化层(106)；在所述电阻变化层上形成的第一配线(107)；和覆盖所述第二接触插头的至少一部分形成的第二配线(108)，所述电阻变化层的端面和所述第一配线的端面在同一面内。
-
公开(公告)号：CN102947935A
公开(公告)日：2013-02-27
申请号：CN201180030286.2
申请日：2011-06-21
Applicant: 松下电器产业株式会社
IPC: H01L27/105 , H01L45/00 , H01L49/00
CPC classification number: H01L45/16 , H01L27/2409 , H01L27/2418 , H01L27/2436 , H01L45/08 , H01L45/1233 , H01L45/146 , H01L45/1675
Abstract: 电阻变化元件的制造方法包括：在基板上的层间绝缘膜中形成导电性塞柱的工序(1000~1004)；以将在上述导电性塞柱周围产生的上述层间绝缘膜的凹部及跨多个上述导电性塞柱产生的上述层间绝缘膜的凹部除去，并使上述导电性塞柱的上部从上述层间绝缘膜上表面突出的方式，使上述层间绝缘膜上表面平坦的工序(1005)；在上述层间绝缘膜及上述导电性塞柱上，形成与上述导电性塞柱电连接的下部电极层的工序(1006)；将上述下部电极层上表面的突出部除去，使上述下部电极层上表面平坦的工序(1007)；在上述下部电极层上形成电阻变化层的工序(1008)；在上述电阻变化层上形成上部电极层的工序(1008)；及加工形成下部电极、电阻变化层及上部电极的工序(1009)。
-
公开(公告)号：CN102077347A
公开(公告)日：2011-05-25
申请号：CN201080001928.1
申请日：2010-05-28
Applicant: 松下电器产业株式会社
CPC classification number: H01L27/101 , H01L27/2418 , H01L45/08 , H01L45/1233 , H01L45/146 , H01L45/1625
Abstract: 存储单元阵列的制造方法，在所述存储单元阵列中，多个第一导电体层(2)和多个第二导电体层(14)相互立体交叉地被延设在半导体衬底(1)上，在多个第一导电体层(2)和多个第二导电体层(14)的各个立体交叉部配置有电流控制元件(10)和电阻变化元件(23)电连接且串联连接而构成的存储单元，所述制造方法包括：形成第一层间绝缘膜(3)的工序；在第一层间绝缘膜(3)形成接触孔的工序；在所述接触孔内以及第一层间绝缘膜(3)上推及第一柱塞材料(4)的工序；第一抛光工序，对第一柱塞材料(4)进行抛光直到第一层间绝缘膜(3)露出为止；在第一抛光工序之后，将成为电流控制元件(10)的第一电极(6)的导电体膜(6a)堆积在第一柱塞材料(4)以及第一层间绝缘膜(3)上的工序；以及第二抛光工序，对导电体膜(6a)的表面进行抛光。
-
公开(公告)号：CN101542727A
公开(公告)日：2009-09-23
申请号：CN200780038564.2
申请日：2007-10-12
Applicant: 松下电器产业株式会社
IPC: H01L27/10
CPC classification number: H01L27/101 , H01L27/2463 , H01L45/04 , H01L45/1233 , H01L45/124 , H01L45/146 , H01L45/147 , H01L45/1625 , H01L45/1683
Abstract: 本发明提供非易失性存储元件阵列及其制造方法。在半导体芯片的基板(26)上形成有下部电极(22)，下部电极(22)的上部被第一层间绝缘膜(27)覆盖。在该下部电极(22)上构成有贯通第一层间绝缘膜(27)而形成的第一接触孔(28)，构成可变电阻膜(24)的低电阻层(29)被埋入第一接触孔(28)中。进一步，在第一层间绝缘膜(27)和低电阻层(29)之上形成有高电阻层(30)，可变电阻膜(24)构成为包括各一层该高电阻层(30)和低电阻层(29)的多层的电阻层。进一步，构成存储部(25)的低电阻层(29)至少与邻接的存储部(25)分离。
-
-
-
-
-
-
-
-
-
Search Results
38
records
(took 0.044 seconds)
