-
公开(公告)号：CN102800649B
公开(公告)日：2015-10-07
申请号：CN201210325656.1
申请日：2012-09-05
Applicant: 无锡江南计算技术研究所
IPC: H01L23/522
Abstract: 本发明提供了一种多层封装基板以及封装件。根据本发明的多层封装基板包括：依次层叠的上积层、芯板层以及下积层；其中，所述上积层的芯片区域中布置了多个上积层过孔；所述下积层的芯片区域中布置了多个下积层过孔；其中，所述下积层的芯片区域中的所述多个下积层过孔包括附加过孔，以使得下积层的芯片区域中的下积层过孔的密度趋近于上积层的芯片区域中的上积层过孔的密度。由此，可平衡封装基板内上积层与下积层之间的芯片区域的过孔密度，防止封装基板翘曲并提高高密度多层封装基板的可制造性。
-
公开(公告)号：CN103035279B
公开(公告)日：2015-07-08
申请号：CN201110302022.X
申请日：2011-09-30
Applicant: 无锡江南计算技术研究所
Abstract: 一种消除DDR3负载差异影响的传输线结构及形成方法、内存结构，所述形成方法包括确定第一类传输线和第二类传输线的本征参数；基于第一类传输线的本征参数和第一负载的负载容值确定第一类传输线的第一等效参数；基于第二类传输线的本征参数和第二负载的负载容值确定第二类传输线的第二等效参数；根据第一等效参数确定第一类传输线在第一负载下的目标延迟；调整第二等效参数至第三等效参数，以使第二类传输线在第二负载下的等效延迟与第一类传输线在第一负载下的目标延迟相匹配；分别基于第一等效参数和第三等效参数形成基本传输线和特殊传输线，基本传输线和特殊传输线构成所述传输线结构。本技术方案提高了信号传输中信号的时序完整性。
-
公开(公告)号：CN103035279A
公开(公告)日：2013-04-10
申请号：CN201110302022.X
申请日：2011-09-30
Applicant: 无锡江南计算技术研究所
Abstract: 一种消除DDR3负载差异影响的传输线结构及形成方法、内存结构，所述形成方法包括确定第一类传输线和第二类传输线的本征参数；基于第一类传输线的本征参数和第一负载的负载容值确定第一类传输线的第一等效参数；基于第二类传输线的本征参数和第二负载的负载容值确定第二类传输线的第二等效参数；根据第一等效参数确定第一类传输线在第一负载下的目标延迟；调整第二等效参数至第三等效参数，以使第二类传输线在第二负载下的等效延迟与第一类传输线在第一负载下的目标延迟相匹配；分别基于第一等效参数和第三等效参数形成基本传输线和特殊传输线，基本传输线和特殊传输线构成所述传输线结构。本技术方案提高了信号传输中信号的时序完整性。
-
公开(公告)号：CN103049586B
公开(公告)日：2016-10-12
申请号：CN201110309029.4
申请日：2011-10-12
Applicant: 无锡江南计算技术研究所
IPC: G06F17/50
Abstract: 一种电源分配系统目标阻抗的获取方法、电源分配系统的仿真方法以及电源分配系统的协同仿真方法。所述电源分配系统目标阻抗的获取方法包括：基于负载芯片的电学特性，获取电源分配系统对所述负载芯片的时域翻转电流；将所述时域翻转电流转换为频域翻转电流；获得与所述频域翻转电流对应的所述电源分配系统的目标阻抗。本发明的技术方案，得到了电源分配系统的准确的目标阻抗，防止了对电源分配系统的去耦电容的过设计，减小了电源分配系统的成本。
-
公开(公告)号：CN103020007A
公开(公告)日：2013-04-03
申请号：CN201210574123.7
申请日：2012-12-26
Applicant: 无锡江南计算技术研究所
IPC: G06F15/76
Abstract: 本发明提供了一种运算节点板以及运算节点板布局方法。所述高性能运算节点板上集成了第一处理器和第二处理器，第一处理器和第二处理器的型号一致且互相独立；并且，运算节点板上没有集成其它处理器；其中，第一处理器和第二处理器分别通过多路电源模块以及配套电源控制逻辑芯片进行供电控制，且各自配备了多路存储器进行独立的数据存取操作；而且，第一处理器和第二处理器具有公共逻辑电路。第一处理器和第二处理器的位置相互错开布局，并且第一处理器和第二处理器与任何其它高器件或者热器件也相互错开布局。第一处理器的多路受控电源模块在第一处理器四周分散布局；第二处理器的多路受控电源模块在第二处理器四周分散布局。
-
Patent Agency Ranking
公开(公告)号：CN102880216A
公开(公告)日：2013-01-16
申请号：CN201210372475.4
申请日：2012-09-28
Applicant: 无锡江南计算技术研究所
IPC: G05F1/56
Abstract: 本发明提供了一种多路受控电压源的直流压降仿真方法。使用多个理想电流源代替多路受控电压源的多个电源模块，使用不带内阻的理想电压源代替负载芯片，由此进行电源完整性仿真，以得到负载芯片到各电源模块供电路径的直流压降。将供电路径直流压降、电源模块内阻压降与相应负载芯片位置的固定电压相加，以得出该电源模块的输出电压值。使用单个理想电流源代替负载芯片，按照多路受控电压源的各路电源模块所分担的输出电流的总和来设置所述单个理想电流源的总输出电流值，并且使用多个带内阻的理想电压源代替多路受控电压源的多个电源模块，由此进行电源完整性仿真，以得到负载芯片到各电源模块的直流压降，从而得到各电源模块的输出电流。
-
公开(公告)号：CN103020007B
公开(公告)日：2015-08-12
申请号：CN201210574123.7
申请日：2012-12-26
Applicant: 无锡江南计算技术研究所
IPC: G06F15/76
Abstract: 本发明提供了一种运算节点板以及运算节点板布局方法。所述高性能运算节点板上集成了第一处理器和第二处理器，第一处理器和第二处理器的型号一致且互相独立；并且，运算节点板上没有集成其它处理器；其中，第一处理器和第二处理器分别通过多路电源模块以及配套电源控制逻辑芯片进行供电控制，且各自配备了多路存储器进行独立的数据存取操作；而且，第一处理器和第二处理器具有公共逻辑电路。第一处理器和第二处理器的位置相互错开布局，并且第一处理器和第二处理器与任何其它高器件或者热器件也相互错开布局。第一处理器的多路受控电源模块在第一处理器四周分散布局；第二处理器的多路受控电源模块在第二处理器四周分散布局。
-
公开(公告)号：CN102857210A
公开(公告)日：2013-01-02
申请号：CN201210374988.9
申请日：2012-09-28
Applicant: 无锡江南计算技术研究所
IPC: H03K19/0175
Abstract: 不同电压标准LVCMOS信号直接互连方法包括：将第一芯片的具有第一电压标准的输出信号依次通过第一缓冲电路、第一分压电阻器、传输线路、第二缓冲电路，输入至第二芯片的具有第二电压标准的LVCMOS接口，第一电压标准小于第二电压标准；将第二分压电阻器的第一端连接至输出电压值等于第二电压标准的电源，将第二分压电阻器的第二端连接至第二缓冲电路的输入端；将第三芯片的具有第二电压标准的输出信号依次通过第三缓冲电路、第二分压电阻器、传输线路、第一分压电阻器、第四缓冲电路，输入至第四芯片的具有第一电压标准的LVCMOS接口；将第四分压电阻器的第一端连接至输出电压值等于第一电压标准的电源，将第四分压电阻器的第二端连接至第四缓冲电路的输入端。
-
公开(公告)号：CN102087536A
公开(公告)日：2011-06-08
申请号：CN200910200118.8
申请日：2009-12-07
Applicant: 无锡江南计算技术研究所
IPC: G06F1/16
Abstract: 一种刀片装置，包括：至少两块处理器卡，每块处理器卡上包括至少一个CPU以及第一接口；接口装置，适于连接处理器卡，包括至少一对第二接口；所述处理器卡通过其第一接口与所述第二接口的连接实现连接至所述接口装置；其中，每对所述第二接口设置于所述接口装置同侧的同一表面，且两个所述第二接口之间的水平间距不超过与之相连接的任一块处理器卡的长度。本发明通过与所述接口装置相水平的方向上设置一对接口，用于连接两块在垂直方向上重叠的处理器卡，以及所述接口装置水平方向上的可扩展性，从而能够在同一刀片装置上安装高达4块或8块的处理器卡，实现刀片装置的高组装密度和高可维性。
-
公开(公告)号：CN102915756B
公开(公告)日：2015-05-20
申请号：CN201210380737.1
申请日：2012-10-09
Applicant: 无锡江南计算技术研究所
Abstract: 本发明提供了一种DDR3信号端接结构。存储器控制器DQS差分输入输出缓冲器包括：第一片上端接、以及与第一片上端接相连的第一片输入缓冲和第一片输出缓冲；DDR3存储器DQS差分输入输出缓冲器包括：第二片上端接、以及与第二片上端接相连的第二片输入缓冲和第二片输出缓冲；第一片的输入输出缓冲通过印制线路板走线连接至第二片的输入输出缓冲。上拉电阻的一端连接至第一片输入输出缓冲的DQS_N引脚、另一端连接至输入输出缓冲器的电源电压。下拉电阻的一端连接至第一片的输入输出缓冲的DQS_P引脚、另一端接地。附加电阻的一端连接至第二片的输入输出缓冲器的DQS_P引脚、另一端连接至第二片输入输出缓冲器的DQS_N引脚。
-
-
-
-
-
-
-
-
-
Search Results
19
records
(took 0.03 seconds)
