非易失性存储器及其控制方法

    公开(公告)号:CN101101791B

    公开(公告)日:2011-12-14

    申请号:CN200710127402.8

    申请日:2007-07-05

    Inventor: 中井洁

    Abstract: 提供了一种非易失性存储器,该非易失性存储器包括用于提供选择电压到与非易失性存储器件串联连接的选择晶体管的字线驱动电路。在第一时段中,该字线驱动电路施加第一选择电压VDD到所述选择晶体管的控制电极,以及在第一时段随后的第二时段中,施加高于第一选择电压VDD的第二选择电压VPP到该选择晶体管的控制电极。由此,逐渐地改变选择晶体管的电流驱动能力。因此,可以限制在引起快恢复时的所述选择晶体管的电流驱动能力。结果,由快恢复引起的过剩电流被抑制,由此降低了非易失性存储器件上造成的损坏。

    半导体存储装置及其写入控制方法

    公开(公告)号:CN101211657A

    公开(公告)日:2008-07-02

    申请号:CN200710159893.4

    申请日:2007-12-25

    Inventor: 中井洁

    Abstract: 能隐蔽相变存储器等的比较长的写入时间,实现随机写入的半导体存储装置及其写入方法。其具备:读数据锁存器(101),保持来自相变存储单元的读出数据并锁存从外部输入的写入数据;写数据锁存器(102),在到写入开始为止的给定循环期间保持向存储单元的写入数据;以及传送开关(105),控制读数据锁存器的输出向写数据锁存器的传送的有无,读数据锁存器保持从外部输入了的写入数据,经传送开关而被写数据锁存器存放,具备:比较电路(106),判断被写数据锁存器保持的数据和读数据锁存器的数据是否一致;以及写标志锁存器(103),锁存比较电路的输出,只在有写入请求存在,比较电路的比较结果表示不一致的场合,执行写入,只对必要的比特执行写入。

    非易失性存储器及其控制方法

    公开(公告)号:CN101101791A

    公开(公告)日:2008-01-09

    申请号:CN200710127402.8

    申请日:2007-07-05

    Inventor: 中井洁

    Abstract: 提供了一种非易失性存储器,该非易失性存储器包括用于提供选择电压到与非易失性存储器件串联连接的选择晶体管的字线驱动电路。在第一时段中,该字线驱动电路施加第一选择电压VDD到所述选择晶体管的控制电极,以及在第一时段随后的第二时段中,施加高于第一选择电压VDD的第二选择电压VPP到该选择晶体管的控制电极。由此,逐渐地改变选择晶体管的电流驱动能力。因此,可以限制在引起快恢复时的所述选择晶体管的电流驱动能力。结果,由快恢复引起的过剩电流被抑制,由此降低了非易失性存储器件上造成的损坏。

Patent Agency Ranking