公开(公告)号：CN100355074C

公开(公告)日：2007-12-12

申请号：CN03825709.2

申请日：2003-04-03

Applicant: 富士通株式会社

Inventor： 尾崎康孝 ,  横田竜也 ,  大八木信孝

IPC: H01L27/105

Abstract: 一种半导体装置的制造方法，首先形成钨插塞(24)，在其上形成钨氧化防止屏蔽金属膜(25)。然后，形成比钨氧化防止屏蔽金属膜(25)薄的SiON膜(27)，对SiON膜(27)进行氩气溅射蚀刻。结果，SiON膜(27)的表面形状变平缓，深槽消失。然后，在整个面上形成SiON膜(28)。由SiON膜(28)和SiON膜(27)构成没有空隙的钨氧化防止绝缘膜(29)。

公开(公告)号：CN1717806A

公开(公告)日：2006-01-04

申请号：CN03825709.2

申请日：2003-04-03

Applicant: 富士通株式会社

Inventor： 尾崎康孝 ,  横田竜也 ,  大八木信孝

IPC: H01L27/105

CPC classification number: H01L21/0214 ,  H01L21/02164 ,  H01L21/0217 ,  H01L21/02252 ,  H01L21/3144 ,  H01L27/11502 ,  H01L27/11507

Abstract: 一种半导体装置的制造方法，首先形成钨插头(24)，在其上形成钨氧化防止屏蔽金属膜(25)。然后，形成比钨氧化防止屏蔽金属膜(25)薄的SiON膜(27)，对SiON膜(27)进行氩气溅射蚀刻。结果，SiON膜(27)的表面形状变平缓，深槽消失。然后，在整个面上形成SiON膜(28)。由SiON膜(28)和SiON膜(27)构成没有空隙的钨氧化防止绝缘膜(29)。

公开(公告)号：CN101299429A

公开(公告)日：2008-11-05

申请号：CN200810109915.0

申请日：2005-02-25

Applicant: 富士通株式会社

Inventor： 永井孝一 ,  菊池秀明 ,  佐次田直也 ,  尾崎康孝

IPC: H01L27/04 ,  H01L27/06 ,  H01L27/115 ,  H01L27/08 ,  H01L27/108 ,  H01L21/822 ,  H01L21/8246 ,  H01L21/8247 ,  H01L21/02 ,  H01L21/31

Abstract: 本发明提供了一种半导体器件及其制造方法，该半导体器件包括：电容器，其形成在半导体衬底上，且该电容器包含下电极、形成在该下电极上的介电膜和形成在该介电膜上的上电极；绝缘膜，其形成在该半导体衬底和该电容器上，该绝缘膜的表面被平坦化；平坦阻挡膜，其形成在该绝缘膜上，用于阻止氢和水扩散；该阻挡膜包含用于阻止氢和水扩散的第一膜及用于减轻由该第一膜所致的应力的第二膜。

公开(公告)号：CN1716609A

公开(公告)日：2006-01-04

申请号：CN200510009571.2

申请日：2005-02-25

Applicant: 富士通株式会社

Inventor： 永井孝一 ,  菊池秀明 ,  佐次田直也 ,  尾崎康孝

IPC: H01L27/105 ,  H01L21/8239

Abstract: 本发明提供了一种半导体器件，该半导体器件包括：形成在半导体衬底10上的第一绝缘膜26、掩埋在形成的下至源/漏扩散层22的第一接触孔28a内的第一导电塞32、形成在第一绝缘膜26上的电容器44、形成在第一绝缘膜26上并覆盖电容器44的第一氢扩散阻止膜48、形成在第一氢扩散阻止膜上且表面被平坦化的第二绝缘膜50、形成在第一氢扩散阻止膜48上且表面被平坦化的第二氢扩散阻止膜52、形成在第二绝缘膜50上的第二氢扩散阻止膜52、掩埋在形成的下至电容器44的下电极38或上电极42的第二接触孔56内的第二导电塞62、掩埋在形成的下至第一导电塞32的第三接触孔58内的第三导电塞62、以及连接到第二导电塞62或第三导电塞62的互连件64。

公开(公告)号：CN1877842A

公开(公告)日：2006-12-13

申请号：CN200510136919.4

申请日：2005-12-20

Applicant: 富士通株式会社

Inventor： 尾崎康孝

IPC: H01L27/108 ,  H01L27/102 ,  H01L27/10 ,  H01L23/52 ,  H01L21/8242 ,  H01L21/8222 ,  H01L21/82 ,  H01L21/02 ,  H01L21/768

CPC classification number: H01L27/11507 ,  H01L27/11502 ,  H01L28/65

Abstract: 本发明提供一种半导体器件及其制造方法，其中该半导体器件包含具有导电氧化物上电极的电容器。铁电电容器形成在衬底上并由一叠层体制成，该叠层体由依次叠置的下电极、电容器铁电膜和上电极构成。上电极由导电氧化物制成，并且上电极的氧浓度分布为该上电极的上层区中的氧浓度低于其下层区中的氧浓度。层间绝缘膜覆盖铁电电容器。贯穿层间绝缘膜形成通孔，并且该通孔到达比上电极上表面深的位置。通孔停止的位置比上电极中氧浓度最大的位置浅。导电元件在通孔底部与上电极接触。

公开(公告)号：CN100431155C

公开(公告)日：2008-11-05

申请号：CN200510009571.2

申请日：2005-02-25

Applicant: 富士通株式会社

Inventor： 永井孝一 ,  菊池秀明 ,  佐次田直也 ,  尾崎康孝

IPC: H01L27/105 ,  H01L21/8239

Abstract: 本发明提供了一种半导体器件，该半导体器件包括：形成在半导体衬底10上的第一绝缘膜26、掩埋在形成的下至源/漏扩散层22的第一接触孔28a内的第一导电塞32、形成在第一绝缘膜26上的电容器44、形成在第一绝缘膜26上并覆盖电容器44的第一氢扩散阻止膜48、形成在第一氢扩散阻止膜上且表面被平坦化的第二绝缘膜50、形成在第一氢扩散阻止膜48上且表面被平坦化的第二氢扩散阻止膜52、形成在第二绝缘膜50上的第二氢扩散阻止膜52、掩埋在形成的下至电容器44的下电极38或上电极42的第二接触孔56内的第二导电塞62、掩埋在形成的下至第一导电塞32的第三接触孔58内的第三导电塞62、以及连接到第二导电塞62或第三导电塞62的互连件64。

公开(公告)号：CN101093830A

公开(公告)日：2007-12-26

申请号：CN200710104101.3

申请日：2007-05-16

Applicant: 富士通株式会社

Inventor： 吉田臣希 ,  牛田文雄 ,  直理修久 ,  尾崎康孝

IPC: H01L27/02 ,  H01L23/544 ,  H01L23/522 ,  H01L21/82 ,  H01L21/768 ,  H01L21/00

CPC classification number: H01L23/544 ,  H01L23/585 ,  H01L2223/54406 ,  H01L2223/54433 ,  H01L2223/5446 ,  H01L2223/5448 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供一种具有用作识别标记的符号图案的半导体器件及其制造方法，其中构成部分电子电路的多个器件图案形成在衬底的表面上。在与器件图案同一层中形成用作识别标记的符号图案。器件图案的宽度位于设计规则的图案宽度范围内。符号图案由隔离的多个要素图案形成。要素图案是线性图案或者点图案。要素图案的宽度大于等于图案宽度范围的下限值的0.8倍，小于等于图案宽度范围的上限值的1.2倍。