一种分裂栅型沟槽功率MOS器件

    公开(公告)号:CN102938417A

    公开(公告)日:2013-02-20

    申请号:CN201210339050.3

    申请日:2012-09-14

    Abstract: 本发明涉及MOS器件版图边缘设计领域,具体涉及一种应用在低、中压器件中沟槽结构同终端结构连通的分裂栅型沟槽功率MOS器件。本发明的分裂栅型沟槽功率MOS器件,有源区中沟槽结构同终端结构连通,有源区中的台面是两端为半圆形的长条结构,半圆形的直径同台面宽度相同。本发明中分裂栅沟槽功率MOS器件为沟槽包围台面结构,这样可以保证器件的有源区台面结构一致,优化器件内台面结构中的电场分布,从而整体上提高分裂栅型沟槽功率MOS器件的击穿电压。

    集成肖特基整流器的栅增强功率MOSFET器件

    公开(公告)号:CN102005478A

    公开(公告)日:2011-04-06

    申请号:CN201010282581.4

    申请日:2010-09-16

    Abstract: 本发明提供的是一种集成肖特基整流器的栅增强功率MOSFET器件。包括由漂移区101、漏区102、场氧化层103、栅电极104、沟道区105和源电极106构成的晶体管。源电极106延伸到漂移区101、并与漂移区101形成肖特基接触。本发明可在不牺牲器件耐压的前提下,减少栅增强UMOS晶体管结构器件的反向恢复时间。本发明与常规UMOS晶体管工艺兼容,具有很强的可实施性,更易满足功率电子系统的应用要求。

    分裂栅型沟槽功率MOS器件的终端结构及其制造方法

    公开(公告)号:CN102569403A

    公开(公告)日:2012-07-11

    申请号:CN201210010923.6

    申请日:2012-01-14

    Abstract: 本发明提供的是分裂栅型沟槽功率MOS器件的终端结构及其制造方法。包括栅引出电极(101)、栅电极下部悬浮多晶硅电极(102)、厚氧化层(103)、栅电极连接金属(104)、源电极(105)、漂移区(N-)(106)、漏电极(107);栅电极引出电极(101)、栅电极下部悬浮多晶硅电极(102)和厚氧化层(103)组合结构构成器件终端且在相同掩膜板及相同工艺中形成。本发明通过5块光刻板的工艺制造流程实现分裂栅型沟槽功率MOS器件结构,在保证器件有超低的导通电阻的同时,不影响器件的击穿电压及寄生电容,在优化了工艺制造流程的同时,降低了器件的制作成本。

    一种分裂栅型沟槽功率MOS器件

    公开(公告)号:CN102938417B

    公开(公告)日:2015-12-02

    申请号:CN201210339050.3

    申请日:2012-09-14

    Abstract: 本发明涉及MOS器件版图边缘设计领域,具体涉及一种应用在低、中压器件中沟槽结构同终端结构连通的分裂栅型沟槽功率MOS器件。本发明的分裂栅型沟槽功率MOS器件,有源区中沟槽结构同终端结构连通,有源区中的台面是两端为半圆形的长条结构,半圆形的直径同台面宽度相同。本发明中分裂栅沟槽功率MOS器件为沟槽包围台面结构,这样可以保证器件的有源区台面结构一致,优化器件内台面结构中的电场分布,从而整体上提高分裂栅型沟槽功率MOS器件的击穿电压。

    自对准内嵌肖特基结的功率半导体场效应晶体管

    公开(公告)号:CN102064199A

    公开(公告)日:2011-05-18

    申请号:CN201010556115.0

    申请日:2010-11-23

    Abstract: 本发明提供的是一种自对准内嵌肖特基结的功率半导体场效应晶体管。包括漏区、漂移区、栅氧化层、栅电极、场氧化层、沟道区、侧壁氧化层、阳极和源电极;在漏区之上形成位于基底上的漂移区掺杂层;在所述掺杂层上形成栅极区,栅极区包括栅氧化层、栅电极与场氧化层;在所述掺杂层之上形成位于栅极区两侧的侧壁氧化层;在所述掺杂层之上形成位于栅极区两侧的源极区,源极区包括沟道区、阳极与源电极;阳极与漂移区形成肖特基接触,其中阳极与源电极短接。本发明与常规功率MOSFET晶体管工艺兼容,具有很强的可实施性,更易满足功率电子系统的应用要求。

    一种沟槽功率MOS器件的终端结构及其制造方法

    公开(公告)号:CN102637731A

    公开(公告)日:2012-08-15

    申请号:CN201210126292.4

    申请日:2012-04-26

    Abstract: 本发明提供的是一种沟槽功率MOS器件的终端结构及其制造方法。包括栅电极引出电极(101),栅电极引出电极(101)的下方为悬浮多晶硅电极(102),悬浮多晶硅电极(102)在厚氧化层103)内部,栅电极引出电极(101)的上方为栅电极连接金属(104),器件有源区的源电极(105)在元胞结构的顶部,漂移区106)为N型掺杂,漏电极(107)为N型重掺杂;栅电极引出电极(101)、栅电极下部悬浮多晶硅电极102)和厚氧化层(103)组合结构起到器件终端的作用,且在相同掩膜板及相同工艺中形成。在保证器件有超低的导通电阻的同时,不影响器件的击穿电压及寄生电容,在优化了工艺制造流程的同时,降低了器件的制作成本。

    深沟槽功率半导体场效应晶体管

    公开(公告)号:CN101859797B

    公开(公告)日:2012-01-04

    申请号:CN201010179760.5

    申请日:2010-05-24

    Abstract: 本发明提供的是一种深沟槽功率半导体场效应晶体管。包括漏区(201)、氧化层(202)、沟道区(203)、栅电极(204)、源电极(205)、n+层(206)、分裂电极(207)、漂移区(208);所述漂移区为n型漂移区,在n型漂移区的两侧设置有n+层(206),且分裂电极(207)上方的源电极(205)和栅电极(204)在横向上交替排列。本发明通过在n型漂移区中加入n+层,分裂电极上方的源电极和栅电极在横向上交替排列,在不牺牲器件耐压的前提下,同时兼顾降低漏-源导通电阻的要求。本发明与常规MOSFET工艺兼容,具有很强的可实施性,更易满足功率电子系统的应用要求。

    深沟槽功率半导体场效应晶体管

    公开(公告)号:CN101859797A

    公开(公告)日:2010-10-13

    申请号:CN201010179760.5

    申请日:2010-05-24

    Abstract: 本发明提供的是一种深沟槽功率半导体场效应晶体管。包括漏区(201)、氧化层(202)、沟道区(203)、栅电极(204)、源电极(205)、n+层(206)、分裂电极(207)、漂移区(208);所述漂移区为n型漂移区,在n型漂移区的两侧设置有n+层(206),且分裂电极(207)上方的源电极(205)和栅电极(204)在横向上交替排列。本发明通过在n型漂移区中加入n+层,分裂电极上方的源电极和栅电极在横向上交替排列,在不牺牲器件耐压的前提下,同时兼顾降低漏-源导通电阻的要求。本发明与常规MOSFET工艺兼容,具有很强的可实施性,更易满足功率电子系统的应用要求。

    一种分裂栅型沟槽功率MOS器件

    公开(公告)号:CN202816955U

    公开(公告)日:2013-03-20

    申请号:CN201220467212.7

    申请日:2012-09-14

    Abstract: 本实用新型涉及MOS器件版图边缘设计领域,具体涉及一种应用在低、中压器件中沟槽结构同终端结构连通的分裂栅型沟槽功率MOS器件。本实用新型的分裂栅型沟槽功率MOS器件,有源区中沟槽结构同终端结构连通,有源区中的台面是两端为半圆形的长条结构,半圆形的直径同台面宽度相同。本实用新型中分裂栅沟槽功率MOS器件为沟槽包围台面结构,这样可以保证器件的有源区台面结构一致,优化器件内台面结构中的电场分布,从而整体上提高分裂栅型沟槽功率MOS器件的击穿电压。

    自对准内嵌肖特基结的功率半导体场效应晶体管

    公开(公告)号:CN201877432U

    公开(公告)日:2011-06-22

    申请号:CN201020619724.1

    申请日:2010-11-23

    Abstract: 本实用新型提供的是一种自对准内嵌肖特基结的功率半导体场效应晶体管。包括漏区、漂移区、栅氧化层、栅电极、场氧化层、沟道区、侧壁氧化层、阳极和源电极;在漏区之上形成位于基底上的漂移区掺杂层;在所述掺杂层上形成栅极区,栅极区包括栅氧化层、栅电极与场氧化层;在所述掺杂层之上形成位于栅极区两侧的侧壁氧化层;在所述掺杂层之上形成位于栅极区两侧的源极区,源极区包括沟道区、阳极与源电极;阳极与漂移区形成肖特基接触,其中阳极与源电极短接。本实用新型与常规功率MOSFET晶体管工艺兼容,具有很强的可实施性,更易满足功率电子系统的应用要求。

Patent Agency Ranking