-
公开(公告)号：CN118825021A
公开(公告)日：2024-10-22
申请号：CN202410836538.X
申请日：2024-06-26
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234 , H01L21/762
Abstract: 本公开描述了具有与源极/漏极结构隔离的接触结构的半导体器件。该半导体结构包括栅极结构，位于衬底上；第一源极/漏极(S/D)结构和第二源极/漏极结构，位于所述栅极结构的相对侧上；隔离层，位于所述第二S/D结构上，第三S/D结构，与所述第二S/D结构相邻并且与所述第二S/D结构分隔开；以及S/D接触结构，位于所述隔离层和所述第三S/D结构上。所述隔离层将所述S/D接触结构与所述第二S/D结构分隔开。本公开的实施例还涉及半导体器件及其形成方法。
-
公开(公告)号：CN118016661A
公开(公告)日：2024-05-10
申请号：CN202410075312.2
申请日：2024-01-18
Applicant: 台湾积体电路制造股份有限公司
Abstract: 一种形成半导体结构的方法包括：在半导体衬底的本体部分上方形成栅电极和第一源极/漏极区，形成切割金属栅极区以将栅电极分离成第一部分和第二部分，形成与第一源极/漏极区重叠并且电连接到第一源极/漏极区的源极/漏极接触插塞，形成与切割金属栅极区的部分重叠的第一接触轨，去除半导体衬底的本体部分，并且蚀刻切割金属栅极区以形成沟槽。第一接触轨的表面暴露于沟槽。在沟槽中形成通孔轨，并且通孔轨通过第一接触轨电连接到第一源极/漏极区。本申请的实施例还公开了一种半导体结构。
-
公开(公告)号：CN116564891A
公开(公告)日：2023-08-08
申请号：CN202310241117.8
申请日：2023-03-14
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L27/088
Abstract: 本申请的实施例公开了一种集成电路及其形成方法。集成电路包括第一纳米结构晶体管和第二纳米结构晶体管。第一和第二纳米结构分别包括栅电极。背侧沟槽将第一栅电极与第二栅电极分开。背侧沟槽中填充了体介电材料。栅极帽金属将第一栅电极电连接到第二栅电极。
-
公开(公告)号：CN115050741A
公开(公告)日：2022-09-13
申请号：CN202210386656.6
申请日：2022-04-13
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L21/8234
Abstract: 一种集成电路，包括位于该集成电路的前侧的基板。第一全绕式栅极晶体管设置于该基板上。该第一全绕式栅极晶体管包括：包括至少一半导体纳米结构的通道区、配置于通道区两侧的源极/漏极区、以及栅极电极。浅沟槽隔离区自背侧延伸至集成电路。背侧栅极插塞自背侧延伸至集成电路且接触第一全绕式栅极晶体管的栅极电极。背侧栅极插塞于集成电路的背侧横向地接触浅沟槽隔离区。
-
公开(公告)号：CN114078840A
公开(公告)日：2022-02-22
申请号：CN202110540544.7
申请日：2021-05-18
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
Abstract: 提供了半导体器件及其形成方法。根据本发明的半导体器件包括：第一栅极结构，设置在第一后侧介电部件上方；第二栅极结构，设置在第二后侧介电部件上方；栅极切割结构，从第一栅极结构和第二栅极结构之间连续地延伸至第一后侧介电部件和第二后侧介电部件之间；以及衬垫，位于栅极切割部件和第一后侧介电部件之间以及栅极切割部件和第二后侧介电部件之间。本发明的实施例还涉及半导体结构。
-
Patent Agency Ranking
公开(公告)号：CN113380706A
公开(公告)日：2021-09-10
申请号：CN202110138037.0
申请日：2021-02-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/8238 , H01L27/088 , H01L27/092
Abstract: 一种方法包括提供结构，该结构具有晶体管、位于晶体管上方的隔离结构、穿过隔离结构并且电接至晶体管的两个金属塞以及以隔离结构和金属塞为侧壁的沟槽。该方法还包括在沟槽侧壁上以及隔离结构和金属塞的上方形成介电衬垫。该介电衬垫在沟槽的开口部分处比在沟槽的另一个部分处更薄，从而在沟槽内部形成气隙，并且气隙被介电衬垫围绕。该方法还包括在介电衬垫上方和气隙上方沉积牺牲层，以及执行CMP以移除牺牲层并且使介电衬垫凹陷直至隔离结构和金属塞暴露。该气隙保留在沟槽内部。
-
公开(公告)号：CN119698034A
公开(公告)日：2025-03-25
申请号：CN202411740916.0
申请日：2024-11-29
Applicant: 台湾积体电路制造股份有限公司
Abstract: 公开了半导体器件和制造半导体器件的方法。半导体器件包括：第一伪外延层和第二伪外延层，设置在第一基底结构和第二基底结构中；第一有源外延层和第二有源外延层，设置在第一伪外延层和第二伪外延层上；第一有源纳米结构层，设置为与第一有源外延层相邻并且与第一有源外延层接触；第二有源纳米结构层，设置为与第二有源外延层相邻并且与第二有源外延层接触；伪纳米结构层，设置为与第二伪外延层相邻并且与第二伪外延层接触；第一栅极结构，围绕第一有源纳米结构层；以及第二栅极结构，围绕第二有源纳米结构层和伪纳米结构层。
-
公开(公告)号：CN118553736A
公开(公告)日：2024-08-27
申请号：CN202410539463.9
申请日：2024-04-30
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L27/02 , H01L27/105 , B82Y10/00 , B82Y40/00 , H01L29/417 , H01L21/77
Abstract: 本申请的实施例提供了一种集成电路，该集成电路包括：衬底；以及晶体管，晶体管包括：多个沟道，垂直堆叠在衬底之上；源极/漏极区域，与沟道接触；硅化物层，与源极/漏极区域的顶表面接触，与源极/漏极区域的侧壁接触，并且延伸至低于沟道中的至少一个沟道；和源极/漏极接触件，与硅化物层的顶表面接触，与硅化物层的侧壁接触，并且延伸至低于沟道中的至少一个沟道。本申请的实施例还提供了形成集成电路的方法。
-
公开(公告)号：CN113380706B
公开(公告)日：2024-05-07
申请号：CN202110138037.0
申请日：2021-02-01
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L21/8234 , H01L21/8238 , H01L27/088 , H01L27/092
Abstract: 一种方法包括提供结构，该结构具有晶体管、位于晶体管上方的隔离结构、穿过隔离结构并且电接至晶体管的两个金属塞以及以隔离结构和金属塞为侧壁的沟槽。该方法还包括在沟槽侧壁上以及隔离结构和金属塞的上方形成介电衬垫。该介电衬垫在沟槽的开口部分处比在沟槽的另一个部分处更薄，从而在沟槽内部形成气隙，并且气隙被介电衬垫围绕。该方法还包括在介电衬垫上方和气隙上方沉积牺牲层，以及执行CMP以移除牺牲层并且使介电衬垫凹陷直至隔离结构和金属塞暴露。该气隙保留在沟槽内部。
-
公开(公告)号：CN115472669A
公开(公告)日：2022-12-13
申请号：CN202210785513.2
申请日：2022-07-04
Applicant: 台湾积体电路制造股份有限公司
IPC: H01L29/06 , H01L21/336 , H01L29/78 , H01L21/8234
Abstract: 提供了半导体结构及其制造方法。半导体结构包括衬底和形成在衬底上方的第一纳米结构和第二纳米结构。半导体结构还包括栅极结构，栅极结构包括包裹环绕第一纳米结构的第一部分和包裹环绕第二纳米结构的第二部分。半导体结构还包括夹在栅极结构的第一部分和第二部分之间的介电部件。此外，介电部件包括底部和在底部上方的顶部，并且介电部件的顶部包括壳层和由壳层围绕的芯部。
-
-
-
-
-
-
-
-
-
Search Results
41
records
(took 0.038 seconds)
