公开(公告)号：CN108122886B

公开(公告)日：2021-07-20

申请号：CN201710395335.1

申请日：2017-05-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴佳典 ,  刘相玮 ,  杨岱宜 ,  朱韦臻

IPC: H01L23/522 ,  H01L23/528

Abstract: 本揭露揭示了集成电路以二维(two‑dimensional；2‑D)与一维(one‑dimensional；1‑D)图案布局互连。本揭露提供经由y方向上的二维互连来连接在一维图案布局的x方向上的偶数线或奇数线的方法。根据装置设计需要，二维互连可垂直于或不垂直于偶数线或奇数线。相比于在一维图案化制程中使用的常规自动对准多图案化(self‑aligned multiple patterning；SAMP)制程，提供了二维图案化的自由度。本文描述的二维图案化提供了与x及y两者方向上的临界尺寸匹配的线宽。在一维线之间或在二维互连与一维线的尾端之间的间距可保持为常数及最小值。

公开(公告)号：CN107958892A

公开(公告)日：2018-04-24

申请号：CN201710695413.X

申请日：2017-08-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴佳典 ,  刘相玮 ,  朱韦臻

IPC: H01L23/528 ,  H01L21/768

Abstract: 半导体器件的第一金属层包括每个都沿着第一轴延伸的多条第一金属线，和沿着第一轴延伸的第一导轨结构。第一导轨结构与第一金属线物理分离。第二金属层位于第一金属层上方。第二金属层包括每条都沿着与第一轴正交的第二轴延伸的多条第二金属线，和沿着第一轴延伸的第二导轨结构。第二导轨结构与第二金属线物理分离。第二导轨结构直接位于第一导轨结构上方。多个通孔位于第一金属层和第二金属层之间。通孔的子集将第一导轨结构电互连至第二导轨结构。本发明的实施例还涉及半导体器件及其制造方法。

公开(公告)号：CN105321814A

公开(公告)日：2016-02-10

申请号：CN201410488038.8

申请日：2014-09-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨岱宜 ,  刘相玮 ,  吴佳典 ,  李香寰 ,  林天禄

IPC: H01L21/3105

CPC classification number: H01L21/76877 ,  H01L21/02175 ,  H01L21/02178 ,  H01L21/02244 ,  H01L21/02258 ,  H01L21/0337 ,  H01L21/31053 ,  H01L21/31111 ,  H01L21/31116 ,  H01L21/31144 ,  H01L21/32133 ,  H01L21/32134 ,  H01L21/32136 ,  H01L21/32139 ,  H01L21/76802 ,  H01L21/76807 ,  H01L21/76811 ,  H01L21/76816 ,  H01L21/76843

Abstract: 本发明公开了导电元件结构及其制造方法。在一些实施例中，在绝缘层中形成导电元件的方法包括：在绝缘层上方所设置的金属层中形成凹槽；在凹槽的侧壁上选择性地形成金属衬里；以及将金属层和金属衬里用作掩模，在绝缘层中蚀刻通孔。

公开(公告)号：CN114975451A

公开(公告)日：2022-08-30

申请号：CN202210107828.1

申请日：2022-01-28

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘相玮 ,  杨詠傑 ,  杨耀仁

IPC: H01L27/112

Abstract: 一种集成电路装置及其制造方法及位元单元阵列，集成电路(integrated circuit，IC)装置包括晶体管及可程序化结构区域。晶体管区域包括用以接收参考电压的源极结构、漏极结构的第一部分、及在源极结构与漏极结构的第一部分之间定位并且用以接收启用信号的栅电极。可程序化结构区域包括漏极结构的第二部分、用以接收操作电压的第一信号线、第二信号线、在第一信号线下面并且电性连接到第一信号线的栅极通孔、及在漏极结构的第二部分与第二信号线之间定位并且电性连接到漏极结构的第二部分及第二信号线的漏极通孔。第一信号线包括栅极通孔位置的部分及第二信号线包括漏极通孔位置的部分在IC装置的相同金属层中平行定位。

公开(公告)号：CN109585305A

公开(公告)日：2019-04-05

申请号：CN201810191726.6

申请日：2018-03-08

Applicant: 台湾积体电路制造股份有限公司

Inventor： 刘相玮 ,  吴佳典 ,  朱韦臻

IPC: H01L21/48

Abstract: 一种方法，包括在目标层上方形成硬掩模；对硬掩模的第一部分实施处理以形成处理部分，未处理的硬掩模的第二部分作为未处理部分。方法还包括对硬掩模的处理部分和未处理部分进行蚀刻，其中，未处理部分由于蚀刻被去除，并且处理部分在蚀刻之后保留。蚀刻位于硬掩模下方的层，其中，硬掩模的处理部分在蚀刻中用作蚀刻掩模的一部分。本发明实施例涉及一种形成半导体器件的方法。

公开(公告)号：CN105321925B

公开(公告)日：2018-05-25

申请号：CN201410807978.9

申请日：2014-12-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 高祥伦 ,  刘相玮 ,  杨岱宜 ,  陈建华 ,  廖御杰 ,  王永智 ,  林天禄

IPC: H01L23/522 ,  H01L23/528 ,  H01L21/768

CPC classification number: H01L23/5283 ,  H01L21/2633 ,  H01L21/31111 ,  H01L21/7682 ,  H01L21/76834 ,  H01L21/76879 ,  H01L21/76885 ,  H01L23/5222 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种器件，包括位于衬底上方的金属化层中的第一圆形金属线、位于金属化层中的第二圆形金属线、位于第一圆形金属线和第二圆形金属线的侧壁之间的第一气隙、位于金属化层中的第一金属线，其中，第一金属线的顶面高于第二圆形金属线的顶面，并且第一金属线的底面与第二圆形金属线的底面基本齐平，以及位于第二圆形金属线和第一金属线的侧壁之间的第二气隙。本发明还提供了形成金属线的方法。

公开(公告)号：CN105321925A

公开(公告)日：2016-02-10

申请号：CN201410807978.9

申请日：2014-12-22

Applicant: 台湾积体电路制造股份有限公司

Inventor： 高祥伦 ,  刘相玮 ,  杨岱宜 ,  陈建华 ,  廖御杰 ,  王永智 ,  林天禄

IPC: H01L23/522 ,  H01L23/528 ,  H01L21/768

CPC classification number: H01L23/5283 ,  H01L21/2633 ,  H01L21/31111 ,  H01L21/7682 ,  H01L21/76834 ,  H01L21/76879 ,  H01L21/76885 ,  H01L23/5222 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/53295 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 本发明提供了一种器件，包括位于衬底上方的金属化层中的第一圆形金属线、位于金属化层中的第二圆形金属线、位于第一圆形金属线和第二圆形金属线的侧壁之间的第一气隙、位于金属化层中的第一金属线，其中，第一金属线的顶面高于第二圆形金属线的顶面，并且第一金属线的底面与第二圆形金属线的底面基本齐平，以及位于第二圆形金属线和第一金属线的侧壁之间的第二气隙。本发明还提供了形成金属线的方法。

公开(公告)号：CN108615702B

公开(公告)日：2021-12-10

申请号：CN201710623649.2

申请日：2017-07-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 杨岱宜 ,  朱韦臻 ,  刘相玮 ,  眭晓林 ,  苏莉玲 ,  吴永旭

IPC: H01L21/768

Abstract: 一种具互连结构的半导体装置的制作方法。光微影上覆误差为导致低晶圆产量的图案化缺陷的一来源。本文揭露一种使用具有自对准互连件的图案化光微影/蚀刻制程的互连件形成制程。此互连形成制程尤其改良光微影上覆(OVL)边际，因为对准是在较宽图案上完成。此外，此图案化光微影/蚀刻制程支持多金属间隙填充及具有空穴的低介电常数介电质形成。

公开(公告)号：CN107958892B

公开(公告)日：2020-06-26

申请号：CN201710695413.X

申请日：2017-08-15

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴佳典 ,  刘相玮 ,  朱韦臻

IPC: H01L23/528 ,  H01L21/768

Abstract: 半导体器件的第一金属层包括每个都沿着第一轴延伸的多条第一金属线，和沿着第一轴延伸的第一导轨结构。第一导轨结构与第一金属线物理分离。第二金属层位于第一金属层上方。第二金属层包括每条都沿着与第一轴正交的第二轴延伸的多条第二金属线，和沿着第一轴延伸的第二导轨结构。第二导轨结构与第二金属线物理分离。第二导轨结构直接位于第一导轨结构上方。多个通孔位于第一金属层和第二金属层之间。通孔的子集将第一导轨结构电互连至第二导轨结构。本发明的实施例还涉及半导体器件及其制造方法。

公开(公告)号：CN108122886A

公开(公告)日：2018-06-05

申请号：CN201710395335.1

申请日：2017-05-27

Applicant: 台湾积体电路制造股份有限公司

Inventor： 吴佳典 ,  刘相玮 ,  杨岱宜 ,  朱韦臻

IPC: H01L23/522 ,  H01L23/528

CPC classification number: H01L21/76816 ,  H01L21/0335 ,  H01L21/0337 ,  H01L21/0338 ,  H01L21/31144 ,  H01L21/7684 ,  H01L21/76877 ,  H01L23/5226 ,  H01L23/528 ,  H01L23/522

Abstract: 本揭露揭示了集成电路以二维(two-dimensional；2-D)与一维(one-dimensional；1-D)图案布局互连。本揭露提供经由y方向上的二维互连来连接在一维图案布局的x方向上的偶数线或奇数线的方法。根据装置设计需要，二维互连可垂直于或不垂直于偶数线或奇数线。相比于在一维图案化制程中使用的常规自动对准多图案化(self-aligned multiple patterning；SAMP)制程，提供了二维图案化的自由度。本文描述的二维图案化提供了与x及y两者方向上的临界尺寸匹配的线宽。在一维线之间或在二维互连与一维线的尾端之间的间距可保持为常数及最小值。