公开(公告)号：CN104682950A

公开(公告)日：2015-06-03

申请号：CN201410740717.X

申请日：2014-12-05

Applicant: 北京大学

Inventor： 贾嵩 ,  王子一 ,  刘黎 ,  王源 ,  张钢刚

IPC: H03K19/20

Abstract: 本发明公开了一种基于延时的双轨预充逻辑与非门电路以及异或门电路，通过对现有技术中基于延时的双轨预充逻辑与非门电路以及异或门电路的中PMOS晶体管或NMOS晶体管的位置变换以及增减PMOS晶体管或NMOS晶体管，实现对异或门和与非门电路的改进；改进后非门电路、异或门能实现更平衡的功耗、更快的速度、更低的功耗，同时更好的抗击差分功耗攻击。

公开(公告)号：CN103227635A

公开(公告)日：2013-07-31

申请号：CN201310156562.0

申请日：2013-04-28

Applicant: 北京大学

Inventor： 贾嵩 ,  吕世公 ,  刘黎 ,  王源 ,  张钢刚

IPC: H03K19/0948

Abstract: 本发明公开了一种高速低功耗的CMOS全加器及其运算方法，所述全加器包括：异或和同或产生电路、进位输出电路和求本位和电路；异或和同或产生电路用于产生中间信号：异或信号P和同或信号异或和同或产生电路和进位输出电路共同产生进位输出信号；异或和同或产生电路、进位输出电路和求本位和电路共同产生CMOS全加器的本位和输出信号。本发明在保证传统CMOS全加器良好的驱动能力和健壮性的同时，减少全加器的中间节点和电容，减小输入信号的负载，减少使用晶体管的数量，在提高速度的同时，也降低功耗。当全加器单元构成Ｎ位纹波进位加法器链的时候，这种高速和低功耗的优势将更加明显。

公开(公告)号：CN102420586A

公开(公告)日：2012-04-18

申请号：CN201110452943.4

申请日：2011-12-29

Applicant: 北京大学

Inventor： 贾嵩 ,  宋京京 ,  刘黎 ,  李涛 ,  徐越 ,  王源

IPC: H03K3/012

Abstract: 本发明公开了一种时钟门控制电路，设计集成电路设计技术领域，该电路包括：一个PMOS管和一个NMOS管，所述PMOS管的栅极和NMOS管的栅极相连，形成用于连接外部时钟信号的时钟端，所述PMOS管的非栅极的一端与所述NMOS管的非栅极的一端相连，形成用于连接触发器的时钟端，PMOS管未连接的一端用于形成连接触发器的数据端，NMOS管未连接的一端用于形成连接触发器的输出端。还公开了一种基于上述时钟门控制电路的触发器。本发明的时钟门控制电路使得接入触发器的时钟信号不会随触发器的D输入端改变，且采用的MOS管数量少，减小了电路面积和功耗。

公开(公告)号：CN104682950B

公开(公告)日：2017-07-18

申请号：CN201410740717.X

申请日：2014-12-05

Applicant: 北京大学

Inventor： 贾嵩 ,  王子一 ,  刘黎 ,  王源 ,  张钢刚

IPC: H03K19/20

Abstract: 本发明公开了一种基于延时的双轨预充逻辑与非门电路以及异或门电路，通过对现有技术中基于延时的双轨预充逻辑与非门电路以及异或门电路的中PMOS晶体管或NMOS晶体管的位置变换以及增减PMOS晶体管或NMOS晶体管，实现对异或门和与非门电路的改进；改进后非门电路、异或门能实现更平衡的功耗、更快的速度、更低的功耗，同时更好的抗击差分功耗攻击。

公开(公告)号：CN103227635B

公开(公告)日：2015-08-12

申请号：CN201310156562.0

申请日：2013-04-28

Applicant: 北京大学

Inventor： 贾嵩 ,  吕世公 ,  刘黎 ,  王源 ,  张钢刚

IPC: H03K19/0948

Abstract: 本发明公开了一种高速低功耗的CMOS全加器及其运算方法，所述全加器包括：异或和同或产生电路、进位输出电路和求本位和电路；异或和同或产生电路用于产生中间信号：异或信号P和同或信号异或和同或产生电路和进位输出电路共同产生进位输出信号；异或和同或产生电路、进位输出电路和求本位和电路共同产生CMOS全加器的本位和输出信号。本发明在保证传统CMOS全加器良好的驱动能力和健壮性的同时，减少全加器的中间节点和电容，减小输入信号的负载，减少使用晶体管的数量，在提高速度的同时，也降低功耗。当全加器单元构成Ｎ位纹波进位加法器链的时候，这种高速和低功耗的优势将更加明显。

公开(公告)号：CN104467815A

公开(公告)日：2015-03-25

申请号：CN201410737918.4

申请日：2014-12-05

Applicant: 北京大学

Inventor： 贾嵩 ,  王子一 ,  刘黎 ,  王源 ,  张钢刚

IPC: H03K19/20

Abstract: 本发明公开了一种基于延时的双轨预充逻辑P及N型全加器电路，本发明将基于延时的双轨预充逻辑引入全加器的设计中，对现有的全加器进行改进，改进后全加器能实现更低的延时、更快的速度、更低的功耗，同时更好的抗击差分功耗攻击。

公开(公告)号：CN104467815B

公开(公告)日：2017-12-15

申请号：CN201410737918.4

申请日：2014-12-05

Applicant: 北京大学

Inventor： 贾嵩 ,  王子一 ,  刘黎 ,  王源 ,  张钢刚

IPC: H03K19/20

Abstract: 本发明公开了一种基于延时的双轨预充逻辑P及N型全加器电路，本发明将基于延时的双轨预充逻辑引入全加器的设计中，对现有的全加器进行改进，改进后全加器能实现更低的延时、更快的速度、更低的功耗，同时更好的抗击差分功耗攻击。

公开(公告)号：CN102426846A

公开(公告)日：2012-04-25

申请号：CN201110404911.7

申请日：2011-12-07

Applicant: 北京大学

Inventor： 贾嵩 ,  刘黎 ,  吴峰锋 ,  王源 ,  徐越 ,  李涛

IPC: G11C7/06

Abstract: 本发明公开了一种基于灵敏放大器的触发器，涉及集成电路设计技术领域，该触发器包括：电源端口，时钟端口、放大采样电路、与所述放大采样电路连接的保持电路，所述电源端口和时钟端口分别用于连接电源和时钟，向各电路提供电源和时钟信号，所述保持电路中包括两个对称设置的反相器，还包括与电源端口和所述反相器连接的控制管，用于在误导通阶段切断电源与所述触发器的连接。本发明的触发器在不影响电路逻辑的情况下有效地避免了从电源到地的直流通路，从而降低了功耗。