-
公开(公告)号：CN101656514B
公开(公告)日：2011-09-28
申请号：CN200910035181.0
申请日：2009-09-07
Applicant: 东南大学
Abstract: 本发明公开了一种基于匹配共享、增益可控的并联型射频功率放大器，适用于蓝牙等短距离通信系统，包括：输入匹配级I，根据中间级II并联差分结构电路单元组合的变化，动态调整匹配电路，实现良好共轭匹配；中间级II，多组不同宽长比的差分结构电路单元在数字控制信号作用下，可以实现任意组合，达到了输出功率可编程；输出匹配级III，采用具有容性中和技术的巴伦电路结构；动态电压偏置电路IV，为中间级II的每个差分结构电路单元提供单独电压偏置电路。本发明还公开了其实现方法。本发明简化了输入和输出匹配电路，大大减小了芯片占用面积，采用数字控制方式，可以实现功率输出的精确控制，易于和其它系统模块集成，增强了应用的广泛性。
-
公开(公告)号：CN101577851B
公开(公告)日：2011-04-20
申请号：CN200910033125.3
申请日：2009-06-12
Applicant: 东南大学
Abstract: 本发明提出一种提高立体声分离度的方法，该方法通过在立体声解码电路中增加一个相位补偿模块，从而降低导频信号和接收到的立体声信号之间的相位误差，提高了立体声的分离度。这里的相位补偿模块是由一个内部结构对称的相位误差计算电路组成的，该电路计算出要补偿相位误差所需要的补偿因子，然后利用该补偿因子来补偿解码后的立体声信号，使得立体声的分离度达到最优。
-
公开(公告)号：CN101656514A
公开(公告)日：2010-02-24
申请号：CN200910035181.0
申请日：2009-09-07
Applicant: 东南大学
Abstract: 本发明公开了一种基于匹配共享、增益可控的并联型射频功率放大器，适用于蓝牙等短距离通信系统，包括：输入匹配级I，根据中间级II并联差分结构电路单元组合的变化，动态调整匹配电路，实现良好共轭匹配；中间级II，多组不同宽长比的差分结构电路单元在数字控制信号作用下，可以实现任意组合，达到了输出功率可编程；输出匹配级III，采用具有容性中和技术的巴伦电路结构；动态电压偏置电路IV，为中间级II的每个差分结构电路单元提供单独电压偏置电路。本发明还公开了其实现方法。本发明简化了输入和输出匹配电路，大大减小了芯片占用面积，采用数字控制方式，可以实现功率输出的精确控制，易于和其它系统模块集成，增强了应用的广泛性。
-
公开(公告)号：CN101567692B
公开(公告)日：2011-03-23
申请号：CN200910030063.0
申请日：2009-03-30
Applicant: 东南大学
IPC: H03M1/06
Abstract: 并行的高速动态元件匹配方法主要是降低了动态元件匹配算法的建立时间和硬件的复杂度，尤其适合需要高线性度的高速DAC的应用。并行转换模块(21)的输入是一个多位的串行或并行的二进制序列(Bin)，经过并行转换模块(21)使得按每位的权重从高到低并行输出，即输出XnXn-1…X1，其中Xn为输入信号的最高位；并行转换模块(21)的二进制输出连到位译码单元(22)，根据二进制输入信号的位权重，对每一位分别进行译码，二进制输入的其中一位Xi被译码为2i-1个Xi，1≤i≤n；伪随机序列产生模块(24)提供开关阵列(23)的控制信号，位译码单元(22)的输出编码连接到由伪随机序列控制的开关阵列模块(23)，从而实现部分随机的选择输出编码，达到动态元件匹配。
-
公开(公告)号：CN101567692A
公开(公告)日：2009-10-28
申请号：CN200910030063.0
申请日：2009-03-30
Applicant: 东南大学
IPC: H03M1/06
Abstract: 并行的高速动态元件匹配方法主要是降低了动态元件匹配算法的建立时间和硬件的复杂度，尤其适合需要高线性度的高速DAC的应用。并行转换模块(21)的输入是一个多位的串行或并行的二进制序列(Bin)，经过并行转换模块(21)使得按每位的权重从高到低并行输出，即输出XnXn－1…X1，其中Xn为输入信号的最高位；并行转换模块(21)的二进制输出连到位译码单元(22)，根据二进制输入信号的位权重，对每一位分别进行译码，二进制输入的其中一位Xi被译码为2i－1个Xi，1≤i≤n；伪随机序列产生模块(24)提供开关阵列(23)的控制信号，位译码单元(22)的输出编码连接到由伪随机序列控制的开关阵列模块(23)，从而实现部分随机的选择输出编码，达到动态元件匹配。
-
Patent Agency Ranking
公开(公告)号：CN101515801A
公开(公告)日：2009-08-26
申请号：CN200910029262.X
申请日：2009-04-03
Applicant: 东南大学
IPC: H03K23/66
Abstract: 一种低功耗的多模可编程分频器，它包括相互级联的2/3分频单元和一或门网络。该或门网络的各级输出与2/3单元的分频比置位端一同控制各2/3单元内部相应锁存器尾电流源的开断，以节省功耗。2/3单元内部的锁存器单元采用传统的源耦合结构和在此基础上改进的带开关控制的源耦合结构。本发明的分频器电路结构简洁，在偶数分频时，可节省25％以上的功耗，最大可节省功耗50％。在不同的分频比下，平均节省功耗大约为21％。
-
公开(公告)号：CN101399540A
公开(公告)日：2009-04-01
申请号：CN200810155835.9
申请日：2008-10-10
Applicant: 东南大学
IPC: H03K23/66
Abstract: 一种50％占空比的高速宽范围多模可编程分频器，包括由相互级联的基本分频单元和用于拓展分频比范围的一系列或门所组成的主分频级，还包括由一DFF触发器单元构成的2分频级，主分频级中第一级基本分频单元为2/3/4分频单元，其余为2/3分频单元，主分频级中第二级基本分频单元的模式控制信号输出端输入DFF触发器单元的触发信号端，DFF触发器单元的Q端输出分频器的最后输出fout。本发明电路结构简单，功耗低，输出信号具有低抖动特性，效果好，控制输出信号占空比至50％，偶数分频时，输出占空比为50％；奇数分频时，最差情况下输出占空比为44.4％，随着分频比的增大，输出占空比越接近50％。
-
公开(公告)号：CN101355361A
公开(公告)日：2009-01-28
申请号：CN200810157094.8
申请日：2008-09-24
Applicant: 东南大学
IPC: H03K23/50
Abstract: 一种带占空比调整的高速宽范围多模可编程分频器，包括由级联的2/3分频单元和用于拓展分频比范围的一系列或门所组成的主分频级，还包括控制级和输出级电路。本发明保证了传统的2/3分频单元级联的高速特性，又增加了输出信号的脉冲宽度，消除了输入信号周期对输出信号脉冲宽度的影响；只增加少量的与门和或门作为控制级和输出级，提高了输出信号的占空比，使得占空比控制在33.3％－66.6％之间，当分频比为2n时，占空比为50％；当分频比为2n－1时，占空比随着n的增大越趋近于50％；在特定的分频比下，呈现出极限情况时的占空比为33.3％或66.6％，相比常见的高速宽范围可编程分频器，驱动能力得到了大大提高。
-
-
公开(公告)号：CN101355361B
公开(公告)日：2010-06-09
申请号：CN200810157094.8
申请日：2008-09-24
Applicant: 东南大学
IPC: H03K23/50
Abstract: 一种带占空比调整的高速宽范围多模可编程分频器，包括由级联的2/3分频单元和用于拓展分频比范围的一系列或门所组成的主分频级，还包括控制级和输出级电路。本发明保证了传统的2/3分频单元级联的高速特性，又增加了输出信号的脉冲宽度，消除了输入信号周期对输出信号脉冲宽度的影响；只增加少量的与门和或门作为控制级和输出级，提高了输出信号的占空比，使得占空比控制在33.3％-66.6％之间，当分频比为2n时，占空比为50％；当分频比为2n-1时，占空比随着n的增大越趋近于50％；在特定的分频比下，呈现出极限情况时的占空比为33.3％或66.6％，相比常见的高速宽范围可编程分频器，驱动能力得到了大大提高。
-
-
-
-
-
-
-
-
-
Search Results
17
records
(took 0.015 seconds)
