-
公开(公告)号：CN102291138A
公开(公告)日：2011-12-21
申请号：CN201110191203.X
申请日：2011-07-08
Applicant: 东南大学
CPC classification number: H03M1/04 , G04F10/005
Abstract: 本发明公开了一种随机时间-数字转换器，包括输入切换电路、STDC阵列、编码器，其中时钟电路将两个时钟信号分别输入至输入切换电路的两个输入端，输入切换电路将时钟电路输入的两个时钟信号以轮换交叉换位的形式输送给STDC阵列的两个输入端，并同时输出触发控制信号至编码器；STDC阵列中每个比较器都独立的对两个时钟信号的快慢进行判断，并将判断结果送入编码器汇总处理，编码器输出两个时钟信号的相位差的大小和正负。本发明并利用STDC的随机特性，使STDC阵列中的等效比较器数量翻倍，最大程度的消除器件失配和工艺、电源电压、温度对电路的影响，相对于传统的STDC电路具有节省硬件，功耗低，面积小的特点。
-
公开(公告)号：CN101656514B
公开(公告)日：2011-09-28
申请号：CN200910035181.0
申请日：2009-09-07
Applicant: 东南大学
Abstract: 本发明公开了一种基于匹配共享、增益可控的并联型射频功率放大器，适用于蓝牙等短距离通信系统，包括：输入匹配级I，根据中间级II并联差分结构电路单元组合的变化，动态调整匹配电路，实现良好共轭匹配；中间级II，多组不同宽长比的差分结构电路单元在数字控制信号作用下，可以实现任意组合，达到了输出功率可编程；输出匹配级III，采用具有容性中和技术的巴伦电路结构；动态电压偏置电路IV，为中间级II的每个差分结构电路单元提供单独电压偏置电路。本发明还公开了其实现方法。本发明简化了输入和输出匹配电路，大大减小了芯片占用面积，采用数字控制方式，可以实现功率输出的精确控制，易于和其它系统模块集成，增强了应用的广泛性。
-
公开(公告)号：CN101656514A
公开(公告)日：2010-02-24
申请号：CN200910035181.0
申请日：2009-09-07
Applicant: 东南大学
Abstract: 本发明公开了一种基于匹配共享、增益可控的并联型射频功率放大器，适用于蓝牙等短距离通信系统，包括：输入匹配级I，根据中间级II并联差分结构电路单元组合的变化，动态调整匹配电路，实现良好共轭匹配；中间级II，多组不同宽长比的差分结构电路单元在数字控制信号作用下，可以实现任意组合，达到了输出功率可编程；输出匹配级III，采用具有容性中和技术的巴伦电路结构；动态电压偏置电路IV，为中间级II的每个差分结构电路单元提供单独电压偏置电路。本发明还公开了其实现方法。本发明简化了输入和输出匹配电路，大大减小了芯片占用面积，采用数字控制方式，可以实现功率输出的精确控制，易于和其它系统模块集成，增强了应用的广泛性。
-
公开(公告)号：CN101355361B
公开(公告)日：2010-06-09
申请号：CN200810157094.8
申请日：2008-09-24
Applicant: 东南大学
IPC: H03K23/50
Abstract: 一种带占空比调整的高速宽范围多模可编程分频器，包括由级联的2/3分频单元和用于拓展分频比范围的一系列或门所组成的主分频级，还包括控制级和输出级电路。本发明保证了传统的2/3分频单元级联的高速特性，又增加了输出信号的脉冲宽度，消除了输入信号周期对输出信号脉冲宽度的影响；只增加少量的与门和或门作为控制级和输出级，提高了输出信号的占空比，使得占空比控制在33.3％-66.6％之间，当分频比为2n时，占空比为50％；当分频比为2n-1时，占空比随着n的增大越趋近于50％；在特定的分频比下，呈现出极限情况时的占空比为33.3％或66.6％，相比常见的高速宽范围可编程分频器，驱动能力得到了大大提高。
-
-
Patent Agency Ranking
公开(公告)号：CN102291138B
公开(公告)日：2013-11-27
申请号：CN201110191203.X
申请日：2011-07-08
Applicant: 东南大学
CPC classification number: H03M1/04 , G04F10/005
Abstract: 本发明公开了一种随机时间-数字转换器，包括输入切换电路、STDC阵列、编码器，其中时钟电路将两个时钟信号分别输入至输入切换电路的两个输入端，输入切换电路将时钟电路输入的两个时钟信号以轮换交叉换位的形式输送给STDC阵列的两个输入端，并同时输出触发控制信号至编码器；STDC阵列中每个比较器都独立的对两个时钟信号的快慢进行判断，并将判断结果送入编码器汇总处理，编码器输出两个时钟信号的相位差的大小和正负。本发明并利用STDC的随机特性，使STDC阵列中的等效比较器数量翻倍，最大程度的消除器件失配和工艺、电源电压、温度对电路的影响，相对于传统的STDC电路具有节省硬件，功耗低，面积小的特点。
-
-
公开(公告)号：CN101399540B
公开(公告)日：2010-06-23
申请号：CN200810155835.9
申请日：2008-10-10
Applicant: 东南大学
IPC: H03K23/66
Abstract: 一种50％占空比的高速宽范围多模可编程分频器，包括由相互级联的基本分频单元和用于拓展分频比范围的一系列或门所组成的主分频级，还包括由一DFF触发器单元构成的2分频级，主分频级中第一级基本分频单元为2/3/4分频单元，其余为2/3分频单元，主分频级中第二级基本分频单元的模式控制信号输出端输入DFF触发器单元的触发信号端，DFF触发器单元的Q端输出分频器的最后输出fout。本发明电路结构简单，功耗低，输出信号具有低抖动特性，效果好，控制输出信号占空比至50％，偶数分频时，输出占空比为50％；奇数分频时，最差情况下输出占空比为44.4％，随着分频比的增大，输出占空比越接近50％。
-
-
-
-
-
-
-
-
Search Results
18
records
(took 0.013 seconds)
