-
公开(公告)号:CN102055484A
公开(公告)日:2011-05-11
申请号:CN201010598093.4
申请日:2010-12-21
Applicant: 东南大学
Abstract: 一种基于最小均方差准则的LDPC分层BP译码算法,该算法通过构造线性方程来逼近BP算法中校验节点处的运算公式来降低算法实现的复杂度,并且使用最小均方差准则求得线性方程系数的最优解来提高算法的译码性能。同时该算法引入分层译码的思想,可以提高算法的收敛性,减小对存储空间的需求。基于该算法,本发明提出一种用于多媒体无线传感网中,具有部分并行结构的LDPC码译码器结构。该译码器支持多种码长码率的LDPC码译码,并且具有占用系统资源少,数据吞吐率高,系统功耗低等优点。
-
公开(公告)号:CN102073621B
公开(公告)日:2012-08-22
申请号:CN201110022076.0
申请日:2011-01-19
Applicant: 东南大学
IPC: G06F17/14
Abstract: 一种应用于FFT/IFFT的基4蝶形单元电路及其处理方法,所述基4蝶形单元包括乘模块、加模块和控制模块,其中乘模块并行完成12个实数乘操作,其结果送给加模块;加模块对实数乘运算结果执行三个阶段的加/减法运算,控制模块控制加模块中加/减法器在各个阶段的操作数选择和操作符选择、运算结果的保存以及产生输出使能,通过复用2个加/减法器完成基4蝶形单元中的全部加/减法运算,大大地减少硬件资源。同时本发明在乘模块和加模块之间插入中间寄存器,构造乘模块和加模块在整体上的流水线处理结构,提高基4蝶形运算单元的运算速度,从而提高FFT/IFFT的处理速度。
-
公开(公告)号:CN101577851A
公开(公告)日:2009-11-11
申请号:CN200910033125.3
申请日:2009-06-12
Applicant: 东南大学
Abstract: 本发明提出一种提高立体声分离度的方法,该方法通过在立体声解码电路中增加一个相位补偿模块,从而降低导频信号和接收到的立体声信号之间的相位误差,提高了立体声的分离度。这里的相位补偿模块是由一个内部结构对称的相位误差计算电路组成的,该电路计算出要补偿相位误差所需要的补偿因子,然后利用该补偿因子来补偿解码后的立体声信号,使得立体声的分离度达到最优。
-
公开(公告)号:CN102073621A
公开(公告)日:2011-05-25
申请号:CN201110022076.0
申请日:2011-01-19
Applicant: 东南大学
IPC: G06F17/14
Abstract: 一种应用于FFT/IFFT的基4蝶形单元电路及其处理方法,所述基4蝶形单元包括乘模块、加模块和控制模块,其中乘模块并行完成12个实数乘操作,其结果送给加模块;加模块对实数乘运算结果执行三个阶段的加/减法运算,控制模块控制加模块中加/减法器在各个阶段的操作数选择和操作符选择、运算结果的保存以及产生输出使能,通过复用2个加/减法器完成基4蝶形单元中的全部加/减法运算,大大地减少硬件资源。同时本发明在乘模块和加模块之间插入中间寄存器,构造乘模块和加模块在整体上的流水线处理结构,提高基4蝶形运算单元的运算速度,从而提高FFT/IFFT的处理速度。
-
公开(公告)号:CN101577851B
公开(公告)日:2011-04-20
申请号:CN200910033125.3
申请日:2009-06-12
Applicant: 东南大学
Abstract: 本发明提出一种提高立体声分离度的方法,该方法通过在立体声解码电路中增加一个相位补偿模块,从而降低导频信号和接收到的立体声信号之间的相位误差,提高了立体声的分离度。这里的相位补偿模块是由一个内部结构对称的相位误差计算电路组成的,该电路计算出要补偿相位误差所需要的补偿因子,然后利用该补偿因子来补偿解码后的立体声信号,使得立体声的分离度达到最优。
-
公开(公告)号:CN102055484B
公开(公告)日:2013-08-28
申请号:CN201010598093.4
申请日:2010-12-21
Applicant: 东南大学
Abstract: 一种基于最小均方差准则的LDPC分层BP译码算法,该算法通过构造线性方程来逼近BP算法中校验节点处的运算公式来降低算法实现的复杂度,并且使用最小均方差准则求得线性方程系数的最优解来提高算法的译码性能。同时该算法引入分层译码的思想,可以提高算法的收敛性,减小对存储空间的需求。基于该算法,本发明提出一种用于多媒体无线传感网中,具有部分并行结构的LDPC码译码器结构。该译码器支持多种码长码率的LDPC码译码,并且具有占用系统资源少,数据吞吐率高,系统功耗低等优点。
-
-
-
公开(公告)号:CN201993753U
公开(公告)日:2011-09-28
申请号:CN201120017083.7
申请日:2011-01-19
Applicant: 东南大学
IPC: G06F17/14
Abstract: 一种应用于FFT/IFFT的基4蝶形单元电路,所述基4蝶形单元包括乘模块、加模块和控制模块,其中乘模块并行完成12个实数乘操作,其结果送给加模块;加模块对实数乘运算结果执行三个阶段的加/减法运算,控制模块控制加模块中加/减法器在各个阶段的操作数选择和操作符选择、运算结果的保存以及产生输出使能,通过复用2个加/减法器完成基4蝶形单元中的全部加/减法运算,大大地减少硬件资源。同时本实用新型在乘模块和加模块之间插入中间寄存器,构造乘模块和加模块在整体上的流水线处理结构,提高基4蝶形运算单元的运算速度,从而提高FFT/IFFT的处理速度。
-
-
-
-
-
-
-
-