公开(公告)号：CN120018491A

公开(公告)日：2025-05-16

申请号：CN202411096160.0

申请日：2024-08-12

Applicant: 三星电子株式会社

Inventor： 卞诚载 ,  金时年 ,  李元锡 ,  李周昊

IPC: H10B12/00

Abstract: 一种半导体器件可以包括：在衬底上在第一方向上延伸的位线；在位线上在第二方向上延伸的第一绝缘图案；沟道图案，接触第一绝缘图案的侧壁和位线，并包括氧化物半导体材料；字线，在第二方向上延伸并与沟道图案间隔开；在沟道图案和字线之间的栅极绝缘图案；在字线和栅极绝缘图案上的第二绝缘图案；以及电连接到沟道图案的着落焊盘。沟道图案的在栅极绝缘图案和位线之间的第二部分可以比沟道图案的可以在栅极绝缘图案和第一绝缘图案之间的第一部分厚。第二方向可以与第一方向交叉。

公开(公告)号：CN119497378A

公开(公告)日：2025-02-21

申请号：CN202410939954.2

申请日：2024-07-15

Applicant: 三星电子株式会社

Inventor： 金时年 ,  卞诚载

IPC: H10B12/00

Abstract: 提供了一种半导体存储装置。该半导体存储装置包括在衬底上在第一方向上延伸的第一位线、在第一位线上并在与第一方向交叉的第二方向上延伸的字线、在第一位线和字线之间并沿着字线的第一侧壁延伸的第一沟道图案、以及在第一沟道图案上的第一接触图案，其中，在第二方向上沿着第一沟道图案截取的截面图中，第一接触图案包括在第一沟道图案上的连接部分和连接到连接部分并沿着第一沟道图案的侧壁延伸的突出部分。

公开(公告)号：CN118280822A

公开(公告)日：2024-07-02

申请号：CN202311765917.6

申请日：2023-12-20

Applicant: 三星电子株式会社

Inventor： 金康仁 ,  金时年 ,  朴志皓 ,  孙朠佑 ,  李知恩 ,  曹永丞

IPC: H01L21/28 ,  H01L21/308

Abstract: 一种制造半导体器件的方法可以包括：在基板上形成有源图案；在基板上顺序形成基底掩模、第一掩模层、第一盖层、第二掩模层、第二盖层、第三掩模层、第三盖层、第四掩模层和第四盖层；形成第一间隔物；形成第二间隔物；形成第三间隔物；以及使用第三间隔物作为掩模来图案化第一掩模层和第一盖层。形成第三间隔物可以包括形成间隔物层以完全填充图案化的第二掩模层的图案的侧壁之间的空间。

公开(公告)号：CN119789417A

公开(公告)日：2025-04-08

申请号：CN202410608852.2

申请日：2024-05-16

Applicant: 三星电子株式会社

Inventor： 宋映槿 ,  金时年 ,  李周昊

IPC: H10B12/00

Abstract: 提供了半导体装置，所述半导体装置包括：多条位线BL，在第一方向D1上延伸；半导体图案SP，分别设置在所述多条位线BL上，半导体图案SP中的每个包括在第一方向D1上彼此面对的第一竖直部V1和第二竖直部V2以及连接第一竖直部V1和第二竖直部V2的水平部H；以及第一字线WL1和第二字线WL2，在第二方向D2上横跨所述多条位线BL延伸，并且第一字线WL1和第二字线WL2可以在水平部H上分别与半导体图案SP的第一竖直部V1和第二竖直部V2相邻设置。

公开(公告)号：CN118475117A

公开(公告)日：2024-08-09

申请号：CN202410159295.0

申请日：2024-02-04

Applicant: 三星电子株式会社

Inventor： 金时年 ,  尹柱盛 ,  李知恩 ,  曹河娜

IPC: H10B12/00

Abstract: 一种半导体器件包括：有源区域；隔离区域，位于所述有源区域的侧表面上；栅极沟槽，具有与所述有源区域交叉的第一沟槽部分和位于所述隔离区域中的第二沟槽部分；第一栅极部分，位于所述第一沟槽部分内；以及第二栅极部分，位于所述第二沟槽部分内。所述第一栅极部分和所述第二栅极部分均包括：栅极电介质层；栅电极，位于所述栅极电介质层上，部分地填充所述栅极沟槽，并且具有设置在低于所述有源区域的上端的水平高度上的上表面；以及绝缘覆盖图案，位于所述栅电极上。所述第一栅极部分包括下区域、位于所述下区域上的中间区域、以及位于所述中间区域上的上区域。所述中间区域的最大宽度大于所述下区域的最大宽度并且大于所述上区域的最大宽度。