-
公开(公告)号：CN110596561B
公开(公告)日：2022-04-12
申请号：CN201910359457.4
申请日：2019-04-30
Applicant: 三星电子株式会社
IPC: G01R31/26
Abstract: 提供了一种用于有效测试半导体封装的测试板和测试系统，以及使用该测试板和测试系统的用于半导体封装的制造方法。测试装置包括：现场可编程门阵列(FPGA)，被配置为输出要发送到半导体器件的第一数据信号和要发送到半导体器件的第二数据信号；以及存储器，被配置为存储测试结果。该FPGA包括：第一输入/输出块，被配置为输出第一数据信号；第二输入/输出块，被配置为输出第二数据信号；串行器/解串器(SerDes)电路，被配置为生成选通信号；以及偏斜校准输入/输出块，被配置为从第一输入/输出块接收第一数据信号，从第二输入/输出块接收第二数据信号，以及从SerDes电路接收选通信号。
-
公开(公告)号：CN107664740A
公开(公告)日：2018-02-06
申请号：CN201710319742.4
申请日：2017-05-08
Applicant: 三星电子株式会社
IPC: G01R31/26
Abstract: 一种测试板包括：板衬底；被测器件(DUT)插座，连接到板衬底并且被配置为容纳半导体封装；测试控制器；无线信号单元，被配置为与服务器无线地交换信号；以及无线电力单元，被配置为被外部源无线地充电，并且被配置为向测试控制器和DUT插座供应电力，其中测试控制器被配置为响应于经由无线信号单元从服务器无线地接收的测试模式命令，对容纳在DUT插座中的半导体封装独立地执行测试。
-
公开(公告)号：CN118475117A
公开(公告)日：2024-08-09
申请号：CN202410159295.0
申请日：2024-02-04
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体器件包括：有源区域；隔离区域，位于所述有源区域的侧表面上；栅极沟槽，具有与所述有源区域交叉的第一沟槽部分和位于所述隔离区域中的第二沟槽部分；第一栅极部分，位于所述第一沟槽部分内；以及第二栅极部分，位于所述第二沟槽部分内。所述第一栅极部分和所述第二栅极部分均包括：栅极电介质层；栅电极，位于所述栅极电介质层上，部分地填充所述栅极沟槽，并且具有设置在低于所述有源区域的上端的水平高度上的上表面；以及绝缘覆盖图案，位于所述栅电极上。所述第一栅极部分包括下区域、位于所述下区域上的中间区域、以及位于所述中间区域上的上区域。所述中间区域的最大宽度大于所述下区域的最大宽度并且大于所述上区域的最大宽度。
-
公开(公告)号：CN107664740B
公开(公告)日：2021-02-19
申请号：CN201710319742.4
申请日：2017-05-08
Applicant: 三星电子株式会社
IPC: G01R31/26
Abstract: 一种测试板包括：板衬底；被测器件(DUT)插座，连接到板衬底并且被配置为容纳半导体封装；测试控制器；无线信号单元，被配置为与服务器无线地交换信号；以及无线电力单元，被配置为被外部源无线地充电，并且被配置为向测试控制器和DUT插座供应电力，其中测试控制器被配置为响应于经由无线信号单元从服务器无线地接收的测试模式命令，对容纳在DUT插座中的半导体封装独立地执行测试。
-
Patent Agency Ranking
公开(公告)号：CN106370991A
公开(公告)日：2017-02-01
申请号：CN201610590051.3
申请日：2016-07-25
Applicant: 三星电子株式会社
Abstract: 提供了测试接口板、测试系统、测试方法以及装置。测试接口板包括编码器、信号复制器和解码器。编码器数字地编码测试数据以产生调制信号。信号复制器通过感应地耦合调制信号来复制调制信号并输出与调制信号对应的至少一个复制信号。解码器将调制信号和至少一个复制信号进行解码，以测试至少两个半导体器件。
-
-
公开(公告)号：CN106370991B
公开(公告)日：2020-06-30
申请号：CN201610590051.3
申请日：2016-07-25
Applicant: 三星电子株式会社
Abstract: 提供了测试接口板、测试系统、测试方法以及装置。测试接口板包括编码器、信号复制器和解码器。编码器数字地编码测试数据以产生调制信号。信号复制器通过感应地耦合调制信号来复制调制信号并输出与调制信号对应的至少一个复制信号。解码器将调制信号和至少一个复制信号进行解码，以测试至少两个半导体器件。
-
公开(公告)号：CN110596561A
公开(公告)日：2019-12-20
申请号：CN201910359457.4
申请日：2019-04-30
Applicant: 三星电子株式会社
IPC: G01R31/26
Abstract: 提供了一种用于有效测试半导体封装的测试板和测试系统，以及使用该测试板和测试系统的用于半导体封装的制造方法。测试装置包括：现场可编程门阵列(FPGA)，被配置为输出要发送到半导体器件的第一数据信号和要发送到半导体器件的第二数据信号；以及存储器，被配置为存储测试结果。该FPGA包括：第一输入/输出块，被配置为输出第一数据信号；第二输入/输出块，被配置为输出第二数据信号；串行器/解串器(SerDes)电路，被配置为生成选通信号；以及偏斜校准输入/输出块，被配置为从第一输入/输出块接收第一数据信号，从第二输入/输出块接收第二数据信号，以及从SerDes电路接收选通信号。
-
公开(公告)号：CN107391322A
公开(公告)日：2017-11-24
申请号：CN201710342176.9
申请日：2017-05-16
Applicant: 三星电子株式会社
IPC: G06F11/22 , G06F11/263
CPC classification number: G11C29/56016 , G01R31/2851 , G11C29/48 , G11C29/56012 , G11C2029/5602 , H04B2001/305 , G06F11/263 , G06F11/2247 , G06F11/2284 , G06F11/2635
Abstract: 一种测试设备，包括被测装置(DUT)和测试控制器，其中被测装置被配置为使用串行接口协议来交换数据，测试控制器被配置为从外部装置接收对应于串行接口协议的物理层的二进制向量并缓冲和发送接收的二进制向量至DUT。
-
-
-
-
-
-
-
-
Search Results
9
records
(took 0.02 seconds)
