-
公开(公告)号:CN119277777A
公开(公告)日:2025-01-07
申请号:CN202410696461.0
申请日:2024-05-31
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 本发明提供一种半导体存储器件,其包括:衬底;设置在所述衬底上的导电线;在导电线上沿第一方向延伸并部分地覆盖导电线的水平沟道部分;设置在水平沟道部分上的分离绝缘层;包括在导电线上的第一部分和在垂直于衬底的第二方向上延伸的第二部分的栅极绝缘层;在栅极绝缘层和分离绝缘层之间的垂直沟道部分,垂直沟道部分在第二方向上延伸;以及在栅极绝缘层的第一部分上的间隔物。包含在水平沟道部分中的第一材料不同于包含在垂直沟道部分中的第二材料。
-
公开(公告)号:CN119789417A
公开(公告)日:2025-04-08
申请号:CN202410608852.2
申请日:2024-05-16
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了半导体装置,所述半导体装置包括:多条位线BL,在第一方向D1上延伸;半导体图案SP,分别设置在所述多条位线BL上,半导体图案SP中的每个包括在第一方向D1上彼此面对的第一竖直部V1和第二竖直部V2以及连接第一竖直部V1和第二竖直部V2的水平部H;以及第一字线WL1和第二字线WL2,在第二方向D2上横跨所述多条位线BL延伸,并且第一字线WL1和第二字线WL2可以在水平部H上分别与半导体图案SP的第一竖直部V1和第二竖直部V2相邻设置。
-
公开(公告)号:CN119029046A
公开(公告)日:2024-11-26
申请号:CN202410593504.2
申请日:2024-05-14
Applicant: 三星电子株式会社
IPC: H01L29/786 , H10B12/00
Abstract: 一种半导体器件包括:衬底;在衬底上的沟道图案,沟道图案具有在垂直于衬底的表面的垂直方向上延伸的侧壁和在水平方向上连接彼此面对的两个侧壁的下部的下部;栅极绝缘层图案和第一导电层图案,顺序地横向堆叠在沟道图案的内侧壁上;以及第二导电层图案,至少接触沟道图案的最上表面和上外侧壁,第二导电层图案与第一导电层图案间隔开。
-
公开(公告)号:CN118510265A
公开(公告)日:2024-08-16
申请号:CN202311713516.6
申请日:2023-12-13
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 提供了半导体存储器装置。所述半导体存储器装置包括:存储器单元,存储器单元沿第一水平方向、与第一水平方向相交的第二水平方向和垂直方向延伸。存储器单元包括第一晶体管、第二晶体管和电荷存储元件,第一晶体管包括第一沟道结构,第二晶体管包括第二沟道结构,电荷存储元件电连接到第二沟道结构的第一端并且邻近于第一沟道结构。所述半导体存储器装置包括:第一位线,电连接到第一沟道结构的第一端并且沿第二水平方向延伸;选择线,电连接到第一沟道结构的第二端并且沿第二水平方向延伸;第二位线,电连接到第二沟道结构的第二端并且沿第二水平方向延伸;以及栅极线,沿垂直方向延伸。
-
公开(公告)号:CN120018491A
公开(公告)日:2025-05-16
申请号:CN202411096160.0
申请日:2024-08-12
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体器件可以包括:在衬底上在第一方向上延伸的位线;在位线上在第二方向上延伸的第一绝缘图案;沟道图案,接触第一绝缘图案的侧壁和位线,并包括氧化物半导体材料;字线,在第二方向上延伸并与沟道图案间隔开;在沟道图案和字线之间的栅极绝缘图案;在字线和栅极绝缘图案上的第二绝缘图案;以及电连接到沟道图案的着落焊盘。沟道图案的在栅极绝缘图案和位线之间的第二部分可以比沟道图案的可以在栅极绝缘图案和第一绝缘图案之间的第一部分厚。第二方向可以与第一方向交叉。
-
公开(公告)号:CN119521656A
公开(公告)日:2025-02-25
申请号:CN202410729145.9
申请日:2024-06-06
Applicant: 三星电子株式会社
Abstract: 提供了半导体存储器装置,该半导体存储器装置包括:位线,其在衬底上;突出绝缘图案,其在位线上并在沟道沟槽中;第一沟道图案和第二沟道图案,其沿着沟道沟槽的侧壁延伸,并且在第一方向上彼此间隔开;沟道界面层,其沿着沟道沟槽的侧壁延伸,并且与第一沟道图案和第二沟道图案接触;第一字线,其在第一沟道图案和第二沟道图案之间;第二字线,其在第一沟道图案和第二沟道图案之间,并且在第一方向上与第一字线间隔开;以及第一电容器和第二电容器,其分别电连接到第一沟道图案和第二沟道图案。
-
公开(公告)号:CN119031704A
公开(公告)日:2024-11-26
申请号:CN202410136169.3
申请日:2024-01-31
Applicant: 三星电子株式会社
Abstract: 一种半导体存储器件包括:位线,所述位线在衬底上并且在平行于所述衬底的顶表面的第一方向上延伸;沟道图案,所述沟道图案连接到所述位线的顶表面并且在垂直于所述衬底的顶表面的第二方向上延伸;在所述沟道图案上的第一漏极图案;第一字线,所述第一字线与所述第一漏极图案的下部部分和所述沟道图案相邻;以及在所述第一漏极图案的所述第下部部分和所述第第一字线之间以及在所述沟道图案和所述第一字线之间的栅极绝缘层。所述第一漏极图案的第一材料的能带隙大于所述沟道图案的第二材料的能带隙。
-
公开(公告)号:CN118475114A
公开(公告)日:2024-08-09
申请号:CN202311566855.6
申请日:2023-11-22
Applicant: 三星电子株式会社
IPC: H10B12/00
Abstract: 一种半导体存储器件,可以包括:衬底;下导线,在衬底上;隔离绝缘层,在下导线上,并且包括沟道沟槽;沟道结构,在沟道沟槽内,并且包括第一氧化物半导体材料;界面导电图案,在沟道结构的下表面与下导线之间;栅介电层,覆盖沟道沟槽内的沟道结构;上导线,在沟道沟槽内的栅介电层上;导电接触图案,在沟道结构上;界面氧化物半导体图案,在沟道结构与导电接触图案之间,并且包括第二氧化物半导体材料;以及电容器结构,包括与导电接触图案连接的下电极。
-
-
-
-
-
-
-