-
公开(公告)号:CN109559771B
公开(公告)日:2023-08-22
申请号:CN201810959564.6
申请日:2018-08-22
Applicant: 三星电子株式会社
IPC: G11C11/4091
Abstract: 一种存储器装置包括存储器单元块、位线读出放大器块和控制电路,控制电路连接至排列在存储器单元块之间的一个或多个位线读出放大器块。控制电路将分别供应至驱动位线读出放大器的第一感测驱动电压线和第二感测驱动电压线的电流的水平控制为恒定。将从感测匹配控制电路输出的第一感测驱动控制信号和/或第二感测驱动控制信号提供至所有位线读出放大器块中的位线读出放大器,从而基于供应至第一感测驱动电压线和第二感测驱动电压线的恒定水平的电流恒定地驱动位线读出放大器。
-
公开(公告)号:CN106847876A
公开(公告)日:2017-06-13
申请号:CN201611087672.6
申请日:2016-11-30
Applicant: 三星电子株式会社
IPC: H01L29/06 , H01L29/423 , H01L29/78
CPC classification number: H01L27/0886 , H01L21/823431 , H01L21/823437 , H01L21/823481 , H01L21/823821 , H01L21/823828 , H01L21/823878 , H01L27/0207 , H01L27/0924 , H01L29/0649 , H01L29/785 , H01L29/7854 , H01L29/7855 , H01L29/42356
Abstract: 提供了一种半导体器件,所述半导体器件包括:鳍型图案,沿第一方向延伸;器件隔离膜,围绕鳍型图案的同时暴露鳍型图案的上部;栅电极,在器件隔离膜和鳍型图案上沿与第一方向相交的第二方向延伸;栅极隔离膜,将栅电极沿第二方向隔离开,并包括第一材料;层间绝缘膜,在所述器件隔离膜上,填充鳍型图案的侧表面并包括不同于第一材料的第二材料。
-
公开(公告)号:CN117457044A
公开(公告)日:2024-01-26
申请号:CN202310917156.5
申请日:2023-07-25
Applicant: 三星电子株式会社
IPC: G11C11/406 , G11C11/409
Abstract: 提供半导体存储器装置和包括半导体存储器装置的存储器系统。所述半导体存储器装置包括:存储器单元阵列,包括多个存储器单元行;行锤击管理电路;以及控制逻辑电路。行锤击管理电路基于在第一时间点施加到控制逻辑电路的激活命令将计数值作为计数数据存储在所述多个存储器单元行中的每个的计数单元中,并且响应于在第一命令被施加到控制逻辑电路之后在第二时间点施加的预充电命令来执行内部读取‑更新‑写入操作,以从多个存储器单元行之中的目标存储器单元行的计数单元读取计数数据,更新读取的计数数据以获得更新后的计数数据,并且将更新后的计数数据写入目标存储器单元行的计数单元中。
-
公开(公告)号:CN117316231A
公开(公告)日:2023-12-29
申请号:CN202310721706.6
申请日:2023-06-16
Applicant: 三星电子株式会社
IPC: G11C11/408 , G11C11/4094 , G11C11/4096 , G11C11/4074
Abstract: 本申请提供了一种半导体存储器件和包括该半导体存储器件的存储器系统。该半导体存储器件包括:存储单元阵列;行锤击管理电路,该行锤击管理电路被配置成:基于激活命令来对访问次数进行计数,以及基于激活命令之后施加的第一命令,执行内部读取‑更新‑写入操作,以从目标存储单元行的计数单元中读取计数数据、以及以将所更新的计数数据写入目标存储单元行的计数单元中;以及列译码器,该列译码器被配置成:使用第一位线访问第一存储单元;以及,使用第一电压将数据存储在第一存储单元中,或者在小于参考写入时间间隔的内部写入时间间隔期间使用大于第一电压的第二电压执行内部写入操作,以将计数数据存储在第一存储单元中。
-
公开(公告)号:CN119947240A
公开(公告)日:2025-05-06
申请号:CN202510062976.X
申请日:2019-08-15
Applicant: 三星电子株式会社
Inventor: 克里希纳·库马尔·布瓦尔卡 , 崔景敏 , 冈垣健 , 金洞院 , 金宗哲
Abstract: 一种半导体器件包括:衬底上的沟道层,沟道层彼此间隔开,并且具有在第一方向上彼此相对的第一侧表面和第二侧表面;围绕沟道层的栅电极,栅电极具有在第一方向上彼此相对的第一端部和第二端部;以及在栅电极的第一侧上并且与沟道层接触的源/漏层,源/漏层的一部分在第一方向上相对于栅电极的第一端部伸出,其中从栅电极的第一端部到沟道层的第一侧表面的第一距离短于从栅电极的第二端部到沟道层的第二侧表面的第二距离。
-
公开(公告)号:CN110867484B
公开(公告)日:2025-01-28
申请号:CN201910757604.3
申请日:2019-08-15
Applicant: 三星电子株式会社
Inventor: 克里希纳·库马尔·布瓦尔卡 , 崔景敏 , 冈垣健 , 金洞院 , 金宗哲
Abstract: 一种半导体器件包括:衬底上的沟道层,沟道层彼此间隔开,并且具有在第一方向上彼此相对的第一侧表面和第二侧表面;围绕沟道层的栅电极,栅电极具有在第一方向上彼此相对的第一端部和第二端部;以及在栅电极的第一侧上并且与沟道层接触的源/漏层,源/漏层的一部分在第一方向上相对于栅电极的第一端部伸出,其中从栅电极的第一端部到沟道层的第一侧表面的第一距离短于从栅电极的第二端部到沟道层的第二侧表面的第二距离。
-
公开(公告)号:CN107154433B
公开(公告)日:2021-09-21
申请号:CN201710120178.3
申请日:2017-03-02
Applicant: 三星电子株式会社
Inventor: 克里希纳.库马尔.布瓦尔卡 , 金成帝 , 金宗哲 , 金炫佑
IPC: H01L29/78 , H01L29/08 , H01L29/10 , H01L21/336
Abstract: 本公开涉及半导体器件。一种半导体器件包括多个沟道、源极/漏极层和栅结构。沟道被顺序堆叠在衬底上并且在垂直于衬底的顶面的第一方向上彼此间隔开。源极/漏极层被连接到沟道并且位于沟道的在平行于衬底的顶面的第二方向上的相反侧。栅结构包围沟道。沟道具有不同的在第二方向上的长度以及不同的在第一方向上的厚度。
-
公开(公告)号:CN106570212A
公开(公告)日:2017-04-19
申请号:CN201610887556.6
申请日:2016-10-11
Applicant: 三星电子株式会社
IPC: G06F17/50
CPC classification number: G06F17/5036 , G06F17/5031 , G06F17/505 , G06F2217/10 , G06F2217/84 , H04L41/145 , G06F17/5068 , G06F17/5072
Abstract: 提供一种基于随机电报信号噪声的电路设计方法和仿真方法。一种仿真方法包括:接收描述多个装置的网表;通过使用分别与所述多个装置对应的随机电报信号(RTS)噪声因子的值,来执行算术运算;基于算术运算的结果,来生成与所述多个装置中的每个装置对应的RTS模型;生成反映RTS模型的网表。
-
公开(公告)号:CN118298887A
公开(公告)日:2024-07-05
申请号:CN202311272254.4
申请日:2023-09-27
Applicant: 三星电子株式会社
IPC: G11C29/00
Abstract: 公开了半导体存储器装置和操作半导体存储器装置的方法。所述半导体存储器装置包括:多个存储器单元,被划分为多个行块;以及行解码器,包括修复控制器,修复控制器在其中具有与所述多个行块中的相应的行块对应并且包括被配置为存储第一缺陷地址的第一熔丝盒的多个熔丝盒。修复控制器被配置为:(i)在第一模式期间,响应于将第一存取地址与从第一熔丝盒输出的第一缺陷地址进行比较而激活第一冗余字线,第一冗余字线用于替换由第一缺陷地址指定的第一缺陷字线,并且(ii)在第二模式期间,响应于将第一存取地址与从第一熔丝盒输出的第一复位地址进行比较而激活第二冗余字线,第二冗余字线用于替换由第一存取地址指定的第一边缘字线。
-
公开(公告)号:CN117457047A
公开(公告)日:2024-01-26
申请号:CN202310771675.5
申请日:2023-06-27
Applicant: 三星电子株式会社
IPC: G11C11/4078 , G11C11/4096 , G11C7/22 , G11C7/24
Abstract: 提供半导体存储器装置和包括半导体存储器装置的存储器系统。所述半导体存储器装置包括:存储器单元阵列,包括多个存储器单元行;以及行锤击管理电路。行锤击管理电路将计数值作为计数数据存储在所述多个存储器单元行中的每个的计数单元中,并且执行内部读取‑更新‑写入操作,以从多个存储器单元行之中的目标存储器单元行的计数单元读取计数数据,更新读取的计数数据以获得更新后的计数数据,并且将更新后的计数数据写入目标存储器单元行的计数单元中。行锤击管理电路包括锤击地址队列。行锤击管理电路基于指示锤击地址队列的状态改变的事件信号,随机地改变更新后的计数数据。
-
-
-
-
-
-
-
-
-