-
-
公开(公告)号：CN109461466B
公开(公告)日：2023-08-01
申请号：CN201810886322.9
申请日：2018-08-06
Applicant: 三星电子株式会社
IPC: G11C13/00
Abstract: 一种电阻式存储器器件包括：电压发生器，根据写入使能信号的激活生成写入字线电压；开关电路，响应于写入使能信号输出写入字线电压和读取字线电压中的一个作为输出电压；字线功率路径，连接到开关电路以接收输出电压；以及根据施加到字线功率路径的电压驱动字线的字线驱动器，其中写入命令在写入使能信号激活之后的特定延迟之后开始被接收，并且响应于所接收的写入命令在写入使能信号的激活时段内执行写入操作。
-
公开(公告)号：CN109509492A
公开(公告)日：2019-03-22
申请号：CN201811072217.8
申请日：2018-09-14
Applicant: 三星电子株式会社
IPC: G11C11/16
CPC classification number: G11C13/004 , G11C11/1655 , G11C11/1657 , G11C11/1659 , G11C11/1673 , G11C11/5607 , G11C2013/0054 , G11C11/1697
Abstract: 本发明提供一种控制电阻式存储器中的参考单元以识别存储在多个存储单元中的值的方法。所述方法包含：将第一值写入至多个存储单元；向参考单元提供单调递增或单调递减的参考电流。所述方法包含：在将参考电流中的每一个提供给参考单元时读取多个存储单元，以及基于读取的结果的集合来确定读取参考电流。也提供一种包含参考单元的电阻式存储器装置。
-
公开(公告)号：CN108735252A
公开(公告)日：2018-11-02
申请号：CN201810263505.5
申请日：2018-03-28
Applicant: 三星电子株式会社
CPC classification number: G11C11/1673 , G11C7/04 , G11C11/161 , G11C11/1697 , H01L27/228 , H01L43/08 , H01L43/10
Abstract: 存储器设备包括至少一个参考单元和多个存储器单元。操作存储器设备的方法可以包括检测存储器设备的温度并根据温度检测的结果控制施加到至少一个参考单元的第一读取信号的电平。该方法还可以包括将通过将第一读取信号施加到至少一个参考单元而感测到的第一感测值与通过将第二读取信号施加到多个存储器单元当中的所选择的存储器单元而感测到的第二感测值进行比较。
-
公开(公告)号：CN110910925B
公开(公告)日：2025-01-28
申请号：CN201910837939.6
申请日：2019-09-05
Applicant: 三星电子株式会社
Abstract: 可提供一种存储器装置，包括：包括第一磁电阻存储器单元的正常存储器单元阵列，第一磁电阻存储器单元连接到第一位线、第一源极线和第一字线，并被构造为通过第一字线接收选择电压；包括第二磁电阻存储器单元的监视器存储器单元阵列，第二磁电阻存储器单元连接到第一信号线和第二信号线，第二磁电阻存储器单元的单元晶体管的栅极被构造为接收非选择电压；和体偏置发生器，其被构造为感测流过第一信号线的泄漏电流，并基于泄漏电流控制提供到第一磁电阻存储器单元的单元晶体管的体和第二磁电阻存储器单元的单元晶体管的体中的每个的体电压。
-
Patent Agency Ranking
-
-
公开(公告)号：CN104952478A
公开(公告)日：2015-09-30
申请号：CN201510130134.X
申请日：2015-03-24
Applicant: 三星电子株式会社
IPC: G11C11/16
CPC classification number: G11C11/1673 , G11C5/025 , G11C5/06 , G11C7/062 , G11C8/14 , G11C11/1655 , G11C11/1657 , G11C11/1659 , G11C11/1675
Abstract: 提供了一种非易失性存储器和具有该非易失性存储器的存储装置。根据本发明构思的非易失性存储器从存储数据的真实单元和存储互补数据的互补单元执行读操作，从而增大或最大化感测容限。另外，非易失性存储器将多个真实单元/互补单元连接至字线，从而显著减小存储器单元阵列的尺寸。
-
公开(公告)号：CN102034530A
公开(公告)日：2011-04-27
申请号：CN201010297101.1
申请日：2010-09-28
Applicant: 三星电子株式会社
Inventor： 表锡洙
IPC: G11C11/409
CPC classification number: G11C7/065 , G11C7/08 , G11C7/12 , G11C11/4091 , G11C2207/002 , G11C2207/005
Abstract: 一种半导体存储器件，包括：第一位线对，由第一均衡器电路均衡至第一电压电平；第二位线对，由第二均衡器电路均衡至第二电压电平；隔离电路，设置在第一位线对和第二位线对之间，该隔离电路被配置为对第一位线对和第二位线对进行电连接或隔离；以及感应放大器，电连接至第二位线对，该感应放大器被配置为感应第二位线对的电压差，其中，在感应放大器感应第二位线对的电压差时，隔离电路隔离第一位线对和第二位线对之间的连接之一。
-
公开(公告)号：CN100545940C
公开(公告)日：2009-09-30
申请号：CN200510103786.0
申请日：2005-09-23
Applicant: 三星电子株式会社
IPC: G11C11/401 , G11C11/409
CPC classification number: G06F12/0875 , G11C11/406 , G11C11/40603
Abstract: 本发明提供了除了如下所述的一种情况之外，主存储器以优先于刷新操作方式将优先级给予读取或写入操作的存储器和存储器控制系统。另一方面，高速缓冲存储器以优先于读取或写入操作方式将优先级给予刷新操作。例外情况出现在当启用高速缓存刷新和高速缓冲存储器中的数据有效时，接收存储器读取信号的时候。在这种例外情况中，高速缓冲存储器的刷新被延迟。在某些读取操作期间，特定存储块中的数据也被写入高速缓存中，但不进行从高速缓存的回写。这样就减少了回写操作的次数和消除了由刷新操作引起的延迟。
-
-
-
-
-
-
-
-
-
Search Results
32
records
(took 0.042 seconds)
