公开(公告)号：CN108461475B

公开(公告)日：2021-09-24

申请号：CN201810270157.4

申请日：2013-08-22

Applicant: 三星电子株式会社

Inventor： 殷东锡 ,  李宁浩 ,  李俊熙 ,  李锡元 ,  申有哲

IPC: H01L23/498 ,  H01L23/522 ,  H01L27/11548 ,  H01L27/11551 ,  H01L27/1157 ,  H01L27/11575 ,  H01L27/11578 ,  H01L27/11582 ,  H01L27/24 ,  H01L21/311 ,  H01L21/3213 ,  H01L21/441 ,  H01L21/768

Abstract: 提供了一种三维半导体装置。所述装置可以包括顺序地堆叠在基板上以构成电极结构的电极。每个电极可以包括：连接部，从位于其上的一个电极的侧壁向外水平地突出；对齐部，具有与位于其上或其下的一个电极的侧壁共面的侧壁。这里，电极中的设置成彼此竖直邻近的至少两个电极可以以这样的方式设置，即，所述至少两个电极的对齐部具有基本对齐成彼此共面的侧壁。

公开(公告)号：CN106952926A

公开(公告)日：2017-07-14

申请号：CN201710011037.8

申请日：2017-01-06

Applicant: 三星电子株式会社

Inventor： 朴真佑 ,  朴在信 ,  朴照英 ,  徐志雄 ,  李锡元

IPC: H01L27/11582 ,  H01L27/11556

CPC classification number: H01L27/11582 ,  H01L21/76879 ,  H01L23/5283 ,  H01L27/0207 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11575 ,  H01L29/0649 ,  H01L27/11556

Abstract: 本发明涉及半导体存储器件。一种半导体存储器件包括：包括第一单元阵列区域和外围区域的衬底；多个堆叠结构，其在第一单元阵列区域上在第一方向上延伸并且在交叉第一方向的第二方向上彼此间隔开；覆盖堆叠结构的绝缘层；以及至少一个分离结构，其在外围区域上在第二方向上延伸并且在垂直于衬底的顶表面的方向上穿透绝缘层。

公开(公告)号：CN108461475A

公开(公告)日：2018-08-28

申请号：CN201810270157.4

申请日：2013-08-22

Applicant: 三星电子株式会社

Inventor： 殷东锡 ,  李宁浩 ,  李俊熙 ,  李锡元 ,  申有哲

IPC: H01L23/498 ,  H01L23/522 ,  H01L27/11548 ,  H01L27/11551 ,  H01L27/1157 ,  H01L27/11575 ,  H01L27/11578 ,  H01L27/11582 ,  H01L27/24 ,  H01L21/311 ,  H01L21/3213 ,  H01L21/441 ,  H01L21/768

CPC classification number: H01L23/498 ,  H01L21/31144 ,  H01L21/32139 ,  H01L21/441 ,  H01L21/76805 ,  H01L21/76877 ,  H01L23/49844 ,  H01L23/5226 ,  H01L27/11548 ,  H01L27/11551 ,  H01L27/1157 ,  H01L27/11575 ,  H01L27/11578 ,  H01L27/11582 ,  H01L27/2481 ,  H01L2924/0002 ,  H01L2924/0001 ,  H01L2924/00

Abstract: 提供了一种三维半导体装置。所述装置可以包括顺序地堆叠在基板上以构成电极结构的电极。每个电极可以包括：连接部，从位于其上的一个电极的侧壁向外水平地突出；对齐部，具有与位于其上或其下的一个电极的侧壁共面的侧壁。这里，电极中的设置成彼此竖直邻近的至少两个电极可以以这样的方式设置，即，所述至少两个电极的对齐部具有基本对齐成彼此共面的侧壁。

公开(公告)号：CN106024786A

公开(公告)日：2016-10-12

申请号：CN201610192155.9

申请日：2016-03-30

Applicant: 三星电子株式会社

Inventor： 朴照英 ,  李锡元 ,  徐晟准

IPC: H01L27/105 ,  H01L27/11 ,  H01L27/112 ,  H01L27/115

CPC classification number: H01L27/2481 ,  H01L27/0688 ,  H01L27/11519 ,  H01L27/11548 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/11575 ,  H01L27/11582 ,  H01L27/105 ,  H01L27/11 ,  H01L27/112 ,  H01L27/115

Abstract: 本发明提供了一种三维半导体器件，包括：衬底，其包括接触区、虚设区和单元阵列区；以及堆叠结构，其包括垂直地堆叠在所述衬底上的多个电极。在所述接触区上，各个电极以这样的方式设置：各个电极中下面的一个电极具有被上面的一个电极所暴露的末端，从而具有阶梯式结构。在所述虚设区上，至少两个电极的末端具有位于实质上相同的水平位置处的侧壁。

公开(公告)号：CN103633043B

公开(公告)日：2018-04-27

申请号：CN201310370209.2

申请日：2013-08-22

Applicant: 三星电子株式会社

Inventor： 殷东锡 ,  李宁浩 ,  李俊熙 ,  李锡元 ,  申有哲

IPC: H01L23/48

CPC classification number: H01L23/498 ,  H01L21/31144 ,  H01L21/32139 ,  H01L21/441 ,  H01L21/76805 ,  H01L21/76877 ,  H01L23/49844 ,  H01L23/5226 ,  H01L27/11548 ,  H01L27/11551 ,  H01L27/1157 ,  H01L27/11575 ,  H01L27/11578 ,  H01L27/11582 ,  H01L27/2481 ,  H01L2924/0002 ,  H01L2924/0001 ,  H01L2924/00

Abstract: 提供了一种三维半导体装置。所述装置可以包括顺序地堆叠在基板上以构成电极结构的电极。每个电极可以包括：连接部，从位于其上的一个电极的侧壁向外水平地突出；对齐部，具有与位于其上或其下的一个电极的侧壁共面的侧壁。这里，电极中的设置成彼此竖直邻近的至少两个电极可以以这样的方式设置，即，所述至少两个电极的对齐部具有基本对齐成彼此共面的侧壁。

公开(公告)号：CN106952926B

公开(公告)日：2022-02-08

申请号：CN201710011037.8

申请日：2017-01-06

Applicant: 三星电子株式会社

Inventor： 朴真佑 ,  朴在信 ,  朴照英 ,  徐志雄 ,  李锡元

IPC: H01L27/11582 ,  H01L27/11556

Abstract: 本发明涉及半导体存储器件。一种半导体存储器件包括：包括第一单元阵列区域和外围区域的衬底；多个堆叠结构，其在第一单元阵列区域上在第一方向上延伸并且在交叉第一方向的第二方向上彼此间隔开；覆盖堆叠结构的绝缘层；以及至少一个分离结构，其在外围区域上在第二方向上延伸并且在垂直于衬底的顶表面的方向上穿透绝缘层。

公开(公告)号：CN104659033A

公开(公告)日：2015-05-27

申请号：CN201410663213.2

申请日：2014-11-19

Applicant: 三星电子株式会社

Inventor： 李锡元 ,  李俊熙 ,  殷东锡 ,  李昌炫

IPC: H01L27/115 ,  H01L21/8247

Abstract: 本发明提供了垂直存储器器件及其制造方法。该垂直存储器器件包括基板、沟道、栅线和连接部分。多个沟道在垂直于基板的上表面的第一方向上延伸。多个栅线在第一方向上堆叠以彼此间隔开，并在垂直于第一方向的第二方向上延伸，每个栅线交叉一组沟道并围绕该组沟道的每个沟道的外侧壁。栅线形成包括多个垂直水平面的台阶结构。连接部分连接多个栅线中的位于相同的垂直水平面的一组栅线，连接部分从第二方向分支，该组栅线中的栅线在第二方向上延伸。

公开(公告)号：CN104659033B

公开(公告)日：2019-12-13

申请号：CN201410663213.2

申请日：2014-11-19

Applicant: 三星电子株式会社

Inventor： 李锡元 ,  李俊熙 ,  殷东锡 ,  李昌炫

IPC: H01L27/11548 ,  H01L27/11556 ,  H01L27/11575 ,  H01L27/11582 ,  H01L21/336 ,  H01L29/788 ,  H01L29/792 ,  G11C5/06 ,  G11C8/14

Abstract: 本发明提供了垂直存储器器件及其制造方法。该垂直存储器器件包括基板、沟道、栅线和连接部分。多个沟道在垂直于基板的上表面的第一方向上延伸。多个栅线在第一方向上堆叠以彼此间隔开，并在垂直于第一方向的第二方向上延伸，每个栅线交叉一组沟道并围绕该组沟道的每个沟道的外侧壁。栅线形成包括多个垂直水平面的台阶结构。连接部分连接多个栅线中的位于相同的垂直水平面的一组栅线，连接部分从第二方向分支，该组栅线中的栅线在第二方向上延伸。

公开(公告)号：CN103633043A

公开(公告)日：2014-03-12

申请号：CN201310370209.2

申请日：2013-08-22

Applicant: 三星电子株式会社

Inventor： 殷东锡 ,  李宁浩 ,  李俊熙 ,  李锡元 ,  申有哲

IPC: H01L23/48

CPC classification number: H01L23/498 ,  H01L21/31144 ,  H01L21/32139 ,  H01L21/441 ,  H01L21/76805 ,  H01L21/76877 ,  H01L23/49844 ,  H01L23/5226 ,  H01L27/11548 ,  H01L27/11551 ,  H01L27/1157 ,  H01L27/11575 ,  H01L27/11578 ,  H01L27/11582 ,  H01L27/2481 ,  H01L2924/0002 ,  H01L2924/0001 ,  H01L2924/00

Abstract: 提供了一种三维半导体装置。所述装置可以包括顺序地堆叠在基板上以构成电极结构的电极。每个电极可以包括：连接部，从位于其上的一个电极的侧壁向外水平地突出；对齐部，具有与位于其上或其下的一个电极的侧壁共面的侧壁。这里，电极中的设置成彼此竖直邻近的至少两个电极可以以这样的方式设置，即，所述至少两个电极的对齐部具有基本对齐成彼此共面的侧壁。