非易失性存储器装置及其操作方法

    公开(公告)号:CN113808650A

    公开(公告)日:2021-12-17

    申请号:CN202110289033.2

    申请日:2021-03-18

    Abstract: 公开了一种非易失性存储器装置及其操作方法。该非易失性存储器装置包括:存储器单元阵列,包括多个存储器单元;页缓冲电路,通过多条位线与存储器单元阵列连接,并且在感测时间期间执行通过所述多条位线感测从所述多个存储器单元选择的存储器单元的感测操作;输入/输出电路,执行通过数据线将数据从页缓冲电路输出到外部装置的数据输出操作;以及感测时间控制电路,当在感测时间期间执行数据输出操作时调整感测时间。

    用于恢复光盘信号的系统及其方法

    公开(公告)号:CN1645501B

    公开(公告)日:2012-04-18

    申请号:CN200410082263.8

    申请日:2004-10-16

    Inventor: 李秀雄 金大雄

    CPC classification number: G11B20/10009 G11B20/1426

    Abstract: 提供一种用于光盘的恢复系统和方法,通过该系统和方法恢复从光盘上用光学方法拾取的射频信号。所述恢复系统包括限幅器、锁相环、锁存电路、3T校正电路和解调器。特别的是,所述3T校正电路包括扩展存储装置、长度测量装置、相位检测器和扩展确定器,所述3T校正电路校正从所述扩展存储装置输出的数据。在所述恢复方法中,检测用于确定校正的需要和校正的方向所需的数据,执行用于选择无校正、双向校正、正向校正和反向校正的多个步骤,从而依照所述高射频信号的条件来校正所述高射频信号。优选的是,所述恢复系统依照所述恢复方法操作。

    用于在光盘系统中逐字加扰和解扰数据的装置和方法

    公开(公告)号:CN1490811A

    公开(公告)日:2004-04-21

    申请号:CN03158179.X

    申请日:2003-09-16

    Inventor: 金大雄 李秀雄

    Abstract: 提供了一种用于在光盘系统中逐字加扰和解扰数据的装置和方法。该装置包括:比特存储装置,存储至少15个比特;计算装置,在一个时钟周期内并行计算比特存储装置的第1-第15比特,并且将计算结果向回输入比特存储装置。计算装置对下列执行异或逻辑运算:第7比特和第15比特;第1比特、第8比特和第12比特;第2比特、第9比特和第13比特;第3比特、第10比特和第14比特;第4比特、第11比特和第15比特;第1比特和第5比特;第2比特和第6比特;第3比特和第7比特;第4比特和第8比特;第5比特和第9比特;第6比特和第10比特;第7比特和第11比特;第8比特和第12比特;第9比特和第13比特;第10比特和第14比特。

    存储装置和控制存储装置的方法
    4.
    发明公开

    公开(公告)号:CN112652346A

    公开(公告)日:2021-04-13

    申请号:CN202010880062.1

    申请日:2020-08-27

    Abstract: 提供了一种存储装置和控制存储装置的方法。所述存储装置包括:存储器;以及存储器控制器,将命令发送到存储器。存储器包括:至少一个存储器单元阵列;存储器温度传感器,测量存储器的温度;以及控制逻辑。控制逻辑响应于所述命令而输出忙碌信号,响应于所述命令从存储器温度传感器接收存储器的温度,并且基于接收的存储器的温度来确定是否对存储器单元阵列执行根据所述命令的命令操作。

    移动装置及其接口方法
    6.
    发明授权

    公开(公告)号:CN110018975B

    公开(公告)日:2023-12-01

    申请号:CN201811381081.9

    申请日:2018-11-20

    Inventor: 权智雄 李秀雄

    Abstract: 公开一种移动装置及其接口方法。一种移动装置包括:从装置,与通过串行时钟线提供的时钟信号同步地接收提供给串行数据线的第一数据,并且与时钟信号同步地将第二数据输出到串行数据线;主装置,生成时钟信号,并且与生成的时钟信号同步地将第一数据提供给串行数据线,或者与时钟信号同步地接收输出到串行数据线的第二数据。主装置在发送第一数据时生成第一频率的时钟信号,并且在接收第二数据时生成低于第一频率的第二频率的时钟信号。

    非易失性存储器装置及其操作方法

    公开(公告)号:CN111554341A

    公开(公告)日:2020-08-18

    申请号:CN202010061134.X

    申请日:2020-01-19

    Abstract: 本公开提供了页缓冲器电路的操作方法、非易失性存储器装置及其操作方法。一种非易失性存储器装置包括:包括多个存储器单元的存储器单元阵列、页缓冲器电路和控制逻辑电路。页缓冲器电路包括多个第一页缓冲器和多个第二页缓冲器,其各自包括感测锁存器、数据锁存器和高速缓存锁存器。感测锁存器感测存储在存储器单元阵列中的数据并将所感测的数据转储到数据锁存器,数据锁存器将由感测锁存器转储的数据转储到高速缓存锁存器,并且高速缓存锁存器将由数据锁存器转储的数据发送到数据I/O电路。在包括在多个第一页缓冲器中的至少一个中的高速缓存锁存器执行数据发送操作的同时,包括在多个第二页缓冲器中的至少一个中的数据锁存器执行数据转储操作。

Patent Agency Ranking