-
公开(公告)号：CN101635171A
公开(公告)日：2010-01-27
申请号：CN200910160933.6
申请日：2009-07-24
Applicant: 三星电子株式会社
IPC: G11C16/02 , G11C7/00 , H01L27/115 , H01L23/52
CPC classification number: G11C16/3454 , G11C16/0483 , G11C16/10 , H01L27/11551 , H01L27/11556
Abstract: 本发明提供一种非易失性半导体器件和包括该器件的存储器系统。该非易失性半导体存储器件包括垂直阵列结构，该垂直阵列结构包括位线和在与位线相同的方向上布置的源线，每个源线对应于位线，以及在每个位线和源线对之间垂直形成的存储器单元串。多个存储器单元串可以在垂直方向上堆叠，并且相邻的存储器单元串可以共享位线或源线。
-
公开(公告)号：CN107068182A
公开(公告)日：2017-08-18
申请号：CN201611218247.6
申请日：2011-11-16
Applicant: 三星电子株式会社
Abstract: 本发明提供了一种非易失性存储装置、擦除方法及包括该非易失性存储装置的存储系统。所述非易失性存储装置包括衬底和设置在所述衬底上的多个单元串，所述多个单元串中的每个单元串包括在垂直于所述衬底的方向上堆叠的多个单元晶体管，所述擦除方法包括步骤：将接地电压施加到与所述多个单元串的多个接地选择晶体管相连接的接地选择线；将接地电压施加到与所述多个单元串的多个串选择晶体管相连接的多个串选择线；将字线擦除电压施加到与所述多个单元串的多个存储单元相连接的多个字线；将擦除电压施加到所述衬底；响应所述擦除电压的施加来控制所述接地选择线的电压；和响应所述擦除电压的施加来控制所述多个串选择线的电压。
-
公开(公告)号：CN102682847B
公开(公告)日：2016-10-12
申请号：CN201210057997.5
申请日：2012-03-07
Applicant: 三星电子株式会社
CPC classification number: G11C16/0483 , G11C16/10 , H01L27/1157 , H01L27/11582 , H01L29/7926
Abstract: 本发明提供了一种非易失性存储装置及其操作方法。根据示例性实施例，所述非易失性存储装置包括：基底；至少一个串，从基底垂直延伸；位线电流控制电路，经至少一条位线连接到所述至少一个串。所述至少一个串可以包括含有多晶硅的沟道。位线电流控制电路可被构造为当温度减小时根据温度的减小来增加提供给至少一条位线的电流量，以使流过所述至少一个串的沟道的电流增加。
-
公开(公告)号：CN102456675B
公开(公告)日：2016-04-13
申请号：CN201110328364.9
申请日：2011-10-25
Applicant: 三星电子株式会社
IPC: H01L25/00 , H01L27/115 , H01L23/528
CPC classification number: H01L27/11578 , H01L27/11582 , H01L29/7926
Abstract: 本发明涉及三维半导体器件。该器件可以包括包含栅图案和绝缘图案的层叠图案。层叠图案还可以包括第一部分和第二部分，并且层叠结构的第二部分可以具有比第一部分窄的宽度。该器件还可以包括穿过层叠结构的有源图案。该器件还可以包括与层叠结构相邻的公共源极区。该器件可以另外包括在公共源极区上的带接触插塞。
-
公开(公告)号：CN103545276A
公开(公告)日：2014-01-29
申请号：CN201310289922.4
申请日：2013-07-11
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L21/768
CPC classification number: H01L27/11582 , H01L23/5384 , H01L27/11556 , H01L27/11565 , H01L27/2409 , H01L27/2481 , H01L27/249 , H01L29/7827 , H01L45/04 , H01L45/06 , H01L45/1226 , H01L45/144 , H01L45/146 , H01L45/147 , H01L45/148 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了一种半导体装置及其制造方法，所述半导体装置包括交替并竖直地堆叠在基板上的多个第一绝缘层和多个第二层。所述多个第二层中的每个第二层包括通过第二绝缘层水平分离的水平电极。接触塞贯穿所述多个第一绝缘层和所述多个第二层中的第二绝缘层。
-
Patent Agency Ranking
公开(公告)号：CN101740579A
公开(公告)日：2010-06-16
申请号：CN200910221278.0
申请日：2009-11-11
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L23/528
CPC classification number: H01L27/11578 , H01L27/0688 , H01L27/11582
Abstract: 本发明公开了一种垂直型半导体器件，包括在半导体基板上的第一垂直半导体器件，在第一垂直半导体器件上的第二垂直半导体器件，和在第一垂直半导体器件和第二垂直半导体器件之间的互连。
-
公开(公告)号：CN101719502A
公开(公告)日：2010-06-02
申请号：CN200910179033.6
申请日：2009-10-09
Applicant: 三星电子株式会社
IPC: H01L27/105 , H01L23/528 , H01L21/8239 , H01L21/768
CPC classification number: H01L27/11551 , H01L27/11526 , H01L27/11529 , H01L27/11556 , H01L27/11573 , H01L27/11578 , H01L29/66825 , H01L29/66833 , H01L29/7881 , H01L29/792 , H01L29/7926
Abstract: 本发明提供一种垂直型半导体器件及其制造方法。该垂直型半导体器件包括：半导体衬底，该半导体衬底具有单元区和外围电路区；字线结构，该字线结构位于半导体衬底的单元区上，字线结构包括堆叠在彼此顶部的多条字线；半导体结构，该半导体结构穿过字线结构；栅电介质，该栅电介质位于字线结构和半导体结构之间；以及虚拟字线结构，该虚拟字线结构位于外围电路区上，虚拟字线结构具有垂直结构，并且包括与字线结构相同的组件。
-
公开(公告)号：CN103199082B
公开(公告)日：2017-07-28
申请号：CN201310002147.X
申请日：2013-01-04
Applicant: 三星电子株式会社
IPC: H01L23/528 , H01L21/768
CPC classification number: H01L29/0657 , H01L27/0207 , H01L27/1157 , H01L27/11582
Abstract: 本发明提供一种半导体器件，该半导体器件包括设置在衬底上的第一和第二隔离图案。交替堆叠的层间绝缘图案和导电图案设置在衬底的表面上且在第一和第二隔离图案之间。支撑图案贯穿导电图案和层间绝缘图案，并具有比第一和第二隔离图案小的宽度。第一垂直结构设置在第一隔离图案和支撑图案之间并贯穿导电图案和层间绝缘图案。第二垂直结构设置在第二隔离图案和支撑图案之间并贯穿导电图案和层间绝缘图案。支撑图案的顶表面和底表面之间的距离大于支撑图案的底表面与衬底的表面之间的距离。
-
公开(公告)号：CN103545276B
公开(公告)日：2017-04-12
申请号：CN201310289922.4
申请日：2013-07-11
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L21/768
CPC classification number: H01L27/11582 , H01L23/5384 , H01L27/11556 , H01L27/11565 , H01L27/2409 , H01L27/2481 , H01L27/249 , H01L29/7827 , H01L45/04 , H01L45/06 , H01L45/1226 , H01L45/144 , H01L45/146 , H01L45/147 , H01L45/148 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供了一种半导体装置及其制造方法，所述半导体装置包括交替并竖直地堆叠在基板上的多个第一绝缘层和多个第二层。所述多个第二层中的每个第二层包括通过第二绝缘层水平分离的水平电极。接触塞贯穿所述多个第一绝缘层和所述多个第二层中的第二绝缘层。
-
公开(公告)号：CN101740579B
公开(公告)日：2013-11-27
申请号：CN200910221278.0
申请日：2009-11-11
Applicant: 三星电子株式会社
IPC: H01L27/115 , H01L23/528
CPC classification number: H01L27/11578 , H01L27/0688 , H01L27/11582
Abstract: 本发明公开了一种垂直型半导体器件，包括在半导体基板上的第一垂直半导体器件，在第一垂直半导体器件上的第二垂直半导体器件，和在第一垂直半导体器件和第二垂直半导体器件之间的互连。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.022 seconds)
