-
公开(公告)号：CN109755178A
公开(公告)日：2019-05-14
申请号：CN201811182469.6
申请日：2018-10-11
Applicant: 三星电子株式会社
IPC: H01L21/8234 , H01L21/8238 , H01L21/266
Abstract: 提供了制造集成电路器件的方法。为了制造集成电路器件，扩散缓冲层和含碳层在形成于衬底中的多个鳍型有源区上顺序地形成。含碳掩模图案通过使用包含氧原子的蚀刻气体蚀刻含碳层而形成为具有暴露扩散缓冲层的一部分的开口，同时扩散缓冲层阻止氧扩散到鳍型有源区中。杂质离子使用含碳掩模图案作为离子注入掩模经由开口和扩散缓冲层注入到一些鳍型有源区中，所述一些鳍型有源区从所述多个鳍型有源区之中选择。
-
公开(公告)号：CN1267982C
公开(公告)日：2006-08-02
申请号：CN02120222.2
申请日：2002-05-20
Applicant: 三星电子株式会社
IPC: H01L21/76
CPC classification number: H01L21/76232
Abstract: 提供一种半导体器件的隔离方法，其中绝缘掩模层形成在半导体衬底的预定区域上。采用绝缘掩模层做掩模，在半导体衬底中形成预定深度的沟槽。在绝缘掩模层上和沟槽的侧壁上形成氧化物层。在氧化物层上形成沟槽衬里层。在形成沟槽衬里层的半导体衬底中的沟槽中形成绝缘填料层，以便填充沟槽。去掉绝缘掩模层。根据该半导体器件的隔离方法，可以减少沿着沟槽的边缘产生凹痕，减少在绝缘掩模层之间的界面产生鸟嘴型氧化物层，并降低漏电流，或提高电特性，如阈值电压。
-
公开(公告)号：CN1128472C
公开(公告)日：2003-11-19
申请号：CN97126407.4
申请日：1997-12-30
Applicant: 三星电子株式会社
IPC: H01L21/76 , H01L21/762
CPC classification number: H01L21/76232
Abstract: 本发明涉及一种制造半导体器件的方法，尤其涉及一种使用两种类型的氧化膜的槽式隔离法，以便释放半导体衬底隔离区中的应力。该方法包括：在具有多个槽的集成电路衬底上形成由应力特性不同的第1和第2层叠氧化膜组成的槽充填氧化膜，该层叠的第1氧化膜充填所述槽，该层叠的第2氧化膜位于槽外面的第1氧化膜之上；对该槽充填氧化膜进行增密处理；和对该槽充填氧化膜进行平面化处理，以便在该槽区内形成槽充填层。该方法能提高半导体器件的集成度，减少槽充填氧化膜中的应力和由槽充填氧化膜施加到半导体衬底内的应力。
-
公开(公告)号：CN1645629A
公开(公告)日：2005-07-27
申请号：CN200510004622.2
申请日：2005-01-14
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/66795 , H01L29/7854
Abstract: 一种至少五侧面沟道型FinFET晶体管(鳍式场效应晶体管)，其可以包括：基底；形成在所述基底上的半导体主体，所述主体的设置在长向具有其间夹一沟道区的源/漏极区域，至少所述沟道在基底上方在横贯长向的截面内具有至少五个平面表面；所述主体的沟道区上的栅极绝缘层；以及在栅极绝缘层上形成的栅极。
-
公开(公告)号：CN1387248A
公开(公告)日：2002-12-25
申请号：CN02120222.2
申请日：2002-05-20
Applicant: 三星电子株式会社
IPC: H01L21/76
CPC classification number: H01L21/76232
Abstract: 提供一种半导体器件的隔离方法,其中绝缘掩模层形成在半导体衬底的预定区域上。采用绝缘掩模层做掩模,在半导体衬底中形成预定深度的沟槽。在绝缘掩模层上和沟槽的侧壁上形成氧化物层。在氧化物层上形成沟槽衬里层。在形成沟槽衬里层的半导体衬底中的沟槽中形成绝缘填料层,以便填充沟槽。去掉绝缘掩模层。根据该半导体器件的隔离方法,可以减少沿着沟槽的边缘产生凹痕,减少在绝缘掩模层之间的界面产生鸟嘴型氧化物层,并降低漏电流,或提高电特性,如阈值电压。
-
Patent Agency Ranking
公开(公告)号：CN109755178B
公开(公告)日：2023-08-15
申请号：CN201811182469.6
申请日：2018-10-11
Applicant: 三星电子株式会社
IPC: H01L21/8234 , H01L21/8238 , H01L21/266
Abstract: 提供了制造集成电路器件的方法。为了制造集成电路器件，扩散缓冲层和含碳层在形成于衬底中的多个鳍型有源区上顺序地形成。含碳掩模图案通过使用包含氧原子的蚀刻气体蚀刻含碳层而形成为具有暴露扩散缓冲层的一部分的开口，同时扩散缓冲层阻止氧扩散到鳍型有源区中。杂质离子使用含碳掩模图案作为离子注入掩模经由开口和扩散缓冲层注入到一些鳍型有源区中，所述一些鳍型有源区从所述多个鳍型有源区之中选择。
-
公开(公告)号：CN109390218B
公开(公告)日：2023-06-06
申请号：CN201810768330.3
申请日：2018-07-13
Applicant: 三星电子株式会社
IPC: H01L21/027 , H01L21/033 , H01L21/8238
Abstract: 公开制造集成电路器件的方法。所述方法包括：在基板上形成包括含碳的膜和含硅的有机抗反射膜的堆叠掩模结构体；通过蚀刻所述含硅的有机抗反射膜而形成含硅的有机抗反射图案；和通过使用所述含硅的有机抗反射图案作为蚀刻掩模蚀刻所述含碳的膜而形成包括含碳的掩模图案和轮廓控制衬料的复合掩模图案，所述含碳的掩模图案限定贯穿其的开口，所述轮廓控制衬料覆盖所述含碳的掩模图案的界定所述开口的侧表面。通过由所述复合掩模图案限定的多个空间将离子注入到所述基板中。
-
公开(公告)号：CN100527438C
公开(公告)日：2009-08-12
申请号：CN200510004622.2
申请日：2005-01-14
Applicant: 三星电子株式会社
IPC: H01L29/78 , H01L21/336
CPC classification number: H01L29/66795 , H01L29/7854
Abstract: 一种至少五侧面沟道型FinFET晶体管(鳍式场效应晶体管)，其可以包括：基底；形成在所述基底上的半导体主体，所述主体的设置在长向具有其间夹一沟道区的源/漏极区域，至少所述沟道在基底上方在横贯长向的截面内具有至少五个平面表面；所述主体的沟道区上的栅极绝缘层；以及在栅极绝缘层上形成的栅极。
-
公开(公告)号：CN1293452A
公开(公告)日：2001-05-02
申请号：CN00134717.9
申请日：2000-10-12
Applicant: 三星电子株式会社
IPC: H01L21/76
CPC classification number: H01L21/76235
Abstract: 提供了一种通过使沟道顶部边缘圆形化并增加沟道顶部边缘的氧化物量来防止驼峰现象和晶体管的反相窄宽度效应的沟道隔离结构,具有该结构的半导体器件以及沟道隔离方法。在该沟道隔离方法中,在半导体衬底的非作用区域内形成一个沟道。沟道内壁上形成厚度在10—150埃之间的内壁氧化物薄膜。在内壁氧化物薄膜的表面形成一个衬层。用介质薄膜填充沟道。蚀刻部分衬层,使得该氮化硅衬层的顶端可以从半导体衬底的表面凹进。
-
公开(公告)号：CN100456439C
公开(公告)日：2009-01-28
申请号：CN200410043316.5
申请日：2004-05-14
Applicant: 三星电子株式会社
IPC: H01L21/336 , H01L29/78
CPC classification number: H01L29/7834 , H01L29/42376 , H01L29/66477 , H01L29/665 , H01L29/6656 , H01L29/66628
Abstract: 在使用选择性外延生长(SEG)工艺的具有抬高的源极/漏极结构的金属氧化物半导体(MOS)晶体管中，以及在制造具有抬高的源极/漏极结构的MOS晶体管的方法中，在形成外延层后形成源极/漏极扩展结，由此防止源极/漏极结区的恶化。此外，由于采用SEG工艺形成两个栅极隔离物和两个抬高的源极/漏极层，所以源极/漏极扩展结被栅极层的下部部分地覆盖。这缓解了短沟道效应并减小了源极/漏极层中和栅极层中的表面电阻。
-
-
-
-
-
-
-
-
-
Search Results
15
records
(took 0.022 seconds)
